[发明专利]一种适用于大功率半导体器件的结终端及其制备方法

说明书

本发明揭示了一种适用于功率器件的结终端及其制备方法，所述结终端包括半导体基底、第一电极、半导体区域、第二电极。第一电极形成于半导体基底的下端面；半导体区域形成于半导体基底的上端面，其具有第一导电类型，半导体区域包括有源区域、第一终端区域、第二终端区域、第三终端区域。第二电极连接有源区域、第一终端区域和第二终端区域沟槽内半导体材料，以及有源区域的台面。本发明结终端可改善结终端器件耐高压特性。

技术领域

本发明属于半导体功率器件技术领域，涉及一种功率器件的结终端，尤其涉及一种适用于电荷耦合器件的结终端；同时，本发明还涉及一种适用于电荷耦合器件的结终端的制备方法。

背景技术

监管机构与终端客户对DC-DC电源效率的要求越来越高。新的设计要求更低的导通阻抗，同时不能影响非钳位电感性开关(UIS)能力或者是不增加开关损耗。

DC-DC设计人员一直面临着提高效率和功率密度的挑战，导通阻抗Rds-on 和栅极电荷Qg两个关键参数，一般总是一个减小则另一个增大，故功率MOSFET设计人员必须考虑到二者之间的权衡。而功率MOSFET技术的不断进步帮助他们得以缓解这一矛盾。电荷耦合MOSFET工艺可以做到减小Rds-on，却不影响Qg。这种技术让电源设计人员能够把效率和功率密度提高到一个新的水平。

目前市场上绝大部分中高压电荷耦合器件的终端沟槽底部需要形成P阱以减缓电场集中，从而提升器件耐压特性。但是采用上述终端设计时，沟槽底部的P阱要么通过沟槽底部注入工艺形成，要么通过埋层工艺形成，不管采用哪种工艺，工艺难度均很大，不易控制，而且工艺流程复杂，量产良率低，大大增加了制造成本。

发明内容

本发明所要解决的技术问题是：提供一种适用于电荷耦合器件的结终端，可改善结终端器件耐高压特性。

此外，本发明还提供一种适用于电荷耦合器件的结终端的制备方法，制得的结终端可改善结终端器件耐高压特性。

为解决上述技术问题，本发明采用如下技术方案：

一种适用于电荷耦合器件的结终端，所述结终端包括：

半导体基底；

第一电极，形成于所述半导体基底的下端面；

半导体区域，形成于所述半导体基底的上端面，其具有第一导电类型，所述半导体区域包括：

有源区域，设有多个第一沟槽，第一沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第一终端区域，设有至少两个第二沟槽，第二沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第二终端区域，设有多个第三沟槽，第三沟槽侧壁及底部填充介质材料，内部填充半导体材料；

第三终端区域，设有一个第四沟槽，第四沟槽侧壁及底部填充介质材料，内部填充半导体材料，其内半导体材料和第三终端区内与第二终端区相邻的台面相连；

第二电极，其连接有源区域、第一终端区域和第二终端区域沟槽内半导体材料，以及有源区域的台面。

作为本发明的一种优选方案，所述有源区域、第一终端区域、第二终端区域、第三终端区域沟槽内侧壁及底部填充电介质材料由淀积形成，或者热氧化形成，或者先氧化再淀积形成；

所述有源区域、第一终端区域、第二终端区域、第三终端区域沟槽内侧壁及底部填充电介质材料的厚度相同，由器件耐压规格和具有第一导电类型的半导体区域的掺杂浓度确定；

作为本发明的一种优选方案，所述有源区域、第一终端区域、第二终端区域、第三终端区域的沟槽宽度相同或者不同。

作为本发明的一种优选方案，所述有源区域的沟槽间距相同；