[发明专利]显示装置

说明书

公开了一种显示装置，该显示装置包括像素阵列、移位寄存器和节点控制器。在像素阵列中，限定了数据线和选通线并且像素被布置成矩阵。移位寄存器包括作为级联而连接的多个级并且依次向选通线提供选通脉冲。节点控制器控制移位寄存器中的节点。移位寄存器的第i级包括上拉晶体管、下拉晶体管、起始控制器和QB节点放电控制器。节点控制器的第一复位信号生成器由连接到选通‑低电压输入线的栅极、连接到高电位电压输入线的漏极和连接到第一复位信号输入线的源极构成。在每个帧的垂直消隐间隔期间，第一复位信号生成器响应于施加到选通‑低电压输入线的导通电压而对第一复位信号输入线进行充电。

技术领域

本发明涉及能够减小驱动电路的尺寸的显示装置。

背景技术

在显示装置中，数据线和选通线被布置为以直角相交，并且像素被布置成矩阵。将要显示的视频数据电压施加到数据线，并且将选通脉冲依次提供给选通线。被提供了选通脉冲的显示线上的像素被提供有视频数据电压，并且随着所有显示线被选通脉冲依次扫描，显示视频数据。

用于向显示装置上的选通线提供选通脉冲的选通驱动器通常包括多个选通驱动集成电路(以下称为“IC”)。每个选通驱动IC基本上包括移位寄存器，因为它必须依次输出选通脉冲，并且可以包括用于根据显示面板的驱动特性来调节移位寄存器的输出电压的电路和输出缓冲器。

在显示装置中，生成选通脉冲(即，扫描信号)的选通驱动器可以以由薄膜晶体管的组合构成的面板内选通(以下称为“GIP”)的形式实现在不显示图像的显示面板的边框上。GIP型选通驱动器具有与选通线的数量对应的级的数量，并且所述级向选通线以一对一为基础输出选通脉冲。

发明内容

GIP型移位寄存器可以降低驱动电路的制造成本，因为它可以代替选通驱动IC。然而，越来越复杂的GIP电路通常会增加施加到GIP电路的驱动信号的数量。向GIP施加更多的驱动信号需要增加更多的电路来产生这些驱动信号。这会导致显示装置中电路尺寸的增加，并且应重新进行设计以将驱动电路与GIP电路部分连接。

本发明的示例性实施方式提供了一种显示装置，该显示装置包括像素阵列、移位寄存器和节点控制器。在像素阵列中，限定了数据线和选通线，并且像素被布置成矩阵。移位寄存器包括作为级联而连接的多个级，并且依次向选通线提供选通脉冲。节点控制器控制移位寄存器中的节点。移位寄存器的第i级包括上拉晶体管、下拉晶体管、起始控制器和QB节点放电控制器。节点控制器的第一复位信号生成器由连接到选通-低电压输入线的栅极、连接到高电位电压输入线的漏极和连接到第一复位信号输入线的源极构成。在每个帧的垂直消隐间隔期间，第一复位信号生成器响应于施加到选通-低电压输入线的导通电压而对第一复位信号输入线进行充电。

附图说明

附图被包括进来以提供对本发明的进一步理解，并且被并入本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，并且与本说明书一起用于解释本发明的原理。在附图中：

图1是根据本发明的示例性实施方式的显示装置的框图；

图2是根据本发明的GIP电路部分的示图；

图3是图2中所示的一个级的示图；

图4是向GIP电路部分的输入和来自GIP电路部分的输出的时序图；

图5是用于说明帧时段的示图；

图6是用于说明选通脉冲的下降时间的示图；

图7是根据本发明的由GIP电路部分生成的第一复位信号的仿真结果的波形图；以及

图8是根据比较例的由驱动电路生成的第一复位信号的时序图。

具体实施方式