[发明专利]半导体结构、自支撑氮化镓层及其制备方法

权利要求书

1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括如下步骤：

1）提供衬底；

2）于所述衬底的上表面形成多量子阱结构分解层，所述多量子阱结构分解层中至少包括镓元素；

3）于所述多量子阱结构分解层的上表面形成图形化掩膜层；所述图形化掩膜层内形成有若干个开口，所述开口暴露出部分所述多量子阱结构分解层；

4）将步骤3）得到的结构置于含氮气氛下进行处理，使所述多量子阱结构分解层分解重构以得到分解重构叠层，其中，所述分解重构叠层包括内部形成若干个孔洞的重构分解层及位于所述开口暴露出的所述重构分解层上表面的氮化镓晶种层；该步骤具体包括：4-1）将步骤3）得到的结构置于反应装置中；4-2）向所述反应装置内通入氨气或氨气与载气的混合物；4-3）将步骤3）得到的结构加热至处理温度进行处理；

5）于步骤4）得到的结构上表面形成缓冲层。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤2）中，形成的所述多量子阱结构分解层中还包括铟、锌、汞、镉、砷、磷、锑、镁、硅、氮或磷中的至少一种元素。

3.根据权利要求2所述的半导体结构的制备方法，其特征在于：所述多量子阱结构分解层中还包括掺杂元素，所述掺杂元素包括铁、钠、硫、碲、氧或碳中的至少一种。

4.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述多量子阱结构分解层包括2~100层材料薄层，各所述材料薄层的厚度为10埃~1000nm。

5.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤5）中，形成的所述缓冲层为低温缓冲层、低压缓冲层或高V/III缓冲层；其中，所述低温缓冲层的生长温度为800℃~1000℃，所述低温缓冲层的厚度为1μm~100μm；所述低压缓冲层的生长压力为10torr~600torr，所述低压缓冲层的厚度为1μm~100μm；所述高V/III缓冲层的生长V/III为10~700，所述高V/III缓冲层的厚度为1μm~100μm。

6.根据权利要求1所述的半导体结构的制备方法，其特征在于：步骤1）与步骤2）之间还包括于所述衬底的上表面形成氮化铝层的步骤，所述氮化铝层位于所述衬底与所述多量子阱结构分解层之间。

7.根据权利要求6所述的半导体结构的制备方法，其特征在于：于所述衬底的上表面形成氮化铝层之后，还包括于所述氮化铝层的上表面形分解阻挡层的步骤，所述分解阻挡层位于所述氮化铝层与所述多量子阱结构分解层之间。

8.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于：步骤1）与步骤2）之间还包括于所述衬底的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述衬底与所述多量子阱结构分解层之间。

9.根据权利要求1至6中任一项所述的半导体结构的制备方法，其特征在于：步骤2）与步骤3）之间还包括于所述多量子阱结构分解层的上表面形成分解阻挡层的步骤，所述分解阻挡层位于所述多量子阱结构分解层与所述图形化掩膜层之间。

10.一种半导体结构，其特征在于，所述半导体结构包括：

衬底；

分解重构叠层，位于所述衬底的上表面，所述分解重构叠层由多量子阱结构分解层于含氮气氛下经处理得到；所述分解重构叠层包括内部形成有若干个孔洞的重构分解层及氮化镓晶种层，其中，所述重构分解层位于所述衬底的上表面，所述氮化镓晶种层位于所述重构分解层的上表面；所述处理包括将所述多量子阱结构分解层置于反应装置中，向所述反应装置内通入氨气或氨气与载气的混合物，以及加热至处理温度进行处理；

缓冲层，位于所述分解重构叠层的上表面。