[发明专利]一种基于FPGA的低空目标跟踪系统在审
申请号: | 201710497478.3 | 申请日: | 2017-06-27 |
公开(公告)号: | CN107341760A | 公开(公告)日: | 2017-11-10 |
发明(设计)人: | 刘广东;张曾洋;石国帅;宋峙峰;刘璐杨;许静雯;徐川 | 申请(专利权)人: | 北京计算机技术及应用研究所 |
主分类号: | G06T1/20 | 分类号: | G06T1/20;G06T5/00;G06T7/136;G06T7/194;H04N19/436;H04N19/80 |
代理公司: | 中国兵器工业集团公司专利中心11011 | 代理人: | 张然 |
地址: | 100854*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga 低空 目标 跟踪 系统 | ||
技术领域
本发明涉及一种空中目标跟踪技术,特别涉及一种基于FPGA的低空目标跟踪系统。
背景技术
低空空域的逐步开放,低空飞行的多样化和灵活性使飞行安全问题凸现,需要空管系统加强对低空飞行器的有效跟踪监视。低空雷达跟踪作为一种主要机场场面监视技术,对低空和超低空目标进行跟踪时受多径效应等影响,跟踪结果不可靠。基于视觉的监视系统利用图像检测和跟踪目标,具有很强的抗干扰能力,对环境依赖性小,可以辅助雷达监视低空目标,提高系统的可靠性。现有的视觉跟踪系统有基于PC机的视觉跟踪系统和基于高速DSP、ARM等嵌入式处理器的视觉跟踪系统,基于PC机的视觉跟踪系统通过USB或PCI图像采集卡将摄像机的视频输入计算机,借助于计算机上的视频图像处理程序实现运动目标的检测。基于高速DSP、ARM等嵌入式处理器的视觉跟踪系统,在 DSP或ARM处理器内编程实现目标检测。这两种系统采用处理器串行处理的方式实现视频图像处理算法,进而实现目标检测和跟踪。
为快速准确捕获和稳定跟踪低空目标,要求低空目标跟踪系统具有较高的可靠性和实时性。通常PC机体积庞大,可靠性和便携性较差, DSP或ARM处理器处理采用串行处理方式实现图像处理算法,难以实时处理包含巨大数据量的图像数据,跟踪实时性难以满足应用要求。
发明内容
本发明一种基于FPGA的低空目标跟踪系统,用于解决上述现有技术的问题。
本发明一种基于FPGA的低空目标跟踪系统,其中,包括:图像采集模块、预处理模块、目标分割模块、目标定位模块、通信模块和云台控制模块;图像采集模块,用于对视频解码芯片进行初始化配置,配置成功后,视频解码芯片输出像素同步时钟和视频数据;图像采集模块对视频解码芯片总线上的数据格式解码提取视频场、行及有效像素数据,并从中取出像素灰度值;图像采集模块将像素灰度值和灰度时钟输出给预处理模块,在预处理模块内将数据存入两级FIFO缓存,将要处理的像素及其邻域值寄存,组成滤波窗口,每个灰度时钟更新一次FIFO及寄存器内数据,由此得到新的滤波窗口,滤波窗口内数据经排序和选择运算得到滤波中值;目标分割模块,用于进行子窗口区域平均灰度值计算、动态双阈值计算以及二值化分割;目标定位模块,用于进行形心计算和预测;通信模块,用于将目标形心坐标发送,发送形心坐标的时间是在前一帧图像处理完毕和后一帧采集开始之前的间隙之间执行,不影响视频图像采集和处理的时间;云台控制模块,用于根据目标的形心位置,控制云台转动,将目标控制在摄像机的视野中心。
根据本发明的基于FPGA的低空目标跟踪系统的一实施例,其中,预处理模块的滤波过程具体包括:选取一个3×3的窗口,然后对窗口内数据排序取中值;步骤1:将3×3窗口中每一列3个数据分别按升序排列,每一列3个数值的最小值放新的3×3窗口的第一行,每一列的中值放在第二行,每一列的最大值放在第三行,得到一个新的3×3窗口;步骤2:求经步骤1计算后的3×3窗口第一行数据中最大值,第二行数据的中值,第三行数据的最小值;步骤3:求步骤 2计算输出的三个值的中值,即为3×3窗口的中值。
根据本发明的基于FPGA的低空目标跟踪系统的一实施例,其中,目标分割模块,对目标分割之前,先在图像中选取一个跟踪子窗口,只处理跟踪子窗口内的图像,认为子窗口外区域为背景区域,以排除地面物体干扰,平均灰度计算是使用一个32位宽的寄存器存储灰度值累加和,24位宽的寄存器存储像素个数,一帧图像采集完后,通过一次除法运算即得到子窗口区域平均灰度值,得到平均灰度值以后,由平均灰度值加调整因子得到阈值上限,平均灰度值减去调整因子得到阈值下限,阈值上限和阈值下限作为下一帧的分割阈值;二值化分割,是将介于阈值下限和阈值上限之间的区域被划分为背景区域,将背景区域像素值用0表示;大于阈值上限和小于阈值下限的区域被划分为目标区域,将目标区域像素值用255表示,通过背景区域和目标区域划分即得到二值化图像,二值化分割后将得到二值化图像输出。
根据本发明的基于FPGA的低空目标跟踪系统的一实施例,其中,系统功能集成在一片FPGA内实现,各模块间并行工作,FPGA外接 100MHz晶振,通过内部锁相环PLL倍频至200MHz作为处理模块主时钟。
根据本发明的基于FPGA的低空目标跟踪系统的一实施例,其中,图像采集模块通过模拟I2C总线对视频解码芯片。
根据本发明的基于FPGA的低空目标跟踪系统的一实施例,其中,视频解码芯片输出27MHz像素同步时钟和ITU656YUV4:2:2格式视频数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京计算机技术及应用研究所,未经北京计算机技术及应用研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710497478.3/2.html,转载请声明来源钻瓜专利网。