[发明专利]一种多时钟选择切换电路、时钟切换芯片及方法

权利要求书

1.一种多时钟选择切换电路，其特征在于，包括：与时钟输入信号数量相等的时钟门控子模块，这些时钟门控子模块中仅有一个用于通过输出多路输入时钟，其余的时钟门控子模块均用于禁止输出多路输入时钟；

每个时钟门控子模块的使能端分别与一个与逻辑门元件级联，用于分别为时钟门控子模块产生使能信号；

所有时钟门控子模块的输出端分别连接至同一个输入端数量与时钟输入信号数量相等的或逻辑门元件的一个输入端；或逻辑门元件的输出端为多时钟选择切换电路的输出端。

2.如权利要求1所述的一种多时钟选择切换电路，其特征在于，时钟输入信号的数量至少为两个。

3.如权利要求1所述的一种多时钟选择切换电路，其特征在于，每个时钟门控子模块均包括一个由两个D触发器级联形成的使能信号同步器、一个由D触发器以及一个两输入与逻辑门元件，且时钟门控子模块能够保证使能信号在时钟输入的下降沿进行锁存操作不会引起时序竞争问题。

4.如权利要求1所述的一种多时钟选择切换电路，其特征在于，如果任何输入条件下，时钟输入总是需要不运行时维持高电平，则用于禁止输出多路输入时钟的时钟门控子模块包括两个级联D触发器和一个两输入与逻辑门元件，两个级联D触发器的输出端连接至与两输入逻辑门元件的输入端，时钟输入与两输入逻辑门元件的另一输入端相连。

5.如权利要求2所述的一种多时钟选择切换电路，其特征在于，当时钟输入信号的数量为两个且硬复位信号保持低电平时，为避免随后切换出现延迟，与保持低电平硬复位信号相连的任一时钟门控子模块级联的与逻辑门元件的输入端串接有一个非逻辑门元件。

6.如权利要求2所述的一种多时钟选择切换电路，其特征在于，当时钟输入信号的数量至少为三个时，每一路输入时钟增加控制信号，并且时钟输入控制信号与每一路时钟同步。

7.一种如权利要求1所述的多时钟选择切换电路的工作方法，其特征在于，包括：

时钟输入信号输入至时钟门控子模块的时钟输入信号，仅有一个时钟门控子模块通过输出多路输入时钟，其余的时钟门控子模块均禁止输出多路输入时钟；

分别与每个时钟门控子模块的使能端级联的与逻辑门元件，分别为时钟门控子模块产生使能信号；

时钟门控子模块的输出信号输入至同一个输入端数量与时钟输入信号数量相等的或逻辑门元件，最后由或逻辑门元件选择一路时钟输入信号输出。

8.如权利要求7所述的多时钟选择切换电路的工作方法，其特征在于，该方法还包括：当时钟输入信号的数量为两个且硬复位信号保持低电平时，为避免随后切换出现延迟，与保持低电平硬复位信号相连的任一时钟门控子模块级联的与逻辑门元件的输入端串接有一个非逻辑门元件。

9.如权利要求7所述的多时钟选择切换电路的工作方法，其特征在于，该方法还包括：当时钟输入信号的数量至少为三个时，每一路输入时钟增加控制信号，并且时钟输入控制信号与每一路时钟同步。

10.一种时钟切换芯片，其特征在于，包含如权利要求1-6中任一所述的多时钟选择切换电路。