[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及在半导体器件及其制造方法，例如涉及在包含具有再布线(再配置的布线)的半导体芯片的半导体器件及其制造方法中应用的有效技术。

背景技术

美国专利第8441124号说明书(专利文献1)中公开了，为了防止在UBM层之上形成的Cu柱的氧化及UBM层的侵蚀(undercut)，在Cu柱的侧壁上形成保护膜，并且使UBM层的宽度大于Cu柱的宽度。

现有技术文献

专利文献

专利文献1：美国专利第8441124号说明书

发明内容

发明要解决的技术问题

本申请的发明人研究的半导体芯片的凸块电极按以下方式构成。

在由半导体衬底上的布线层所形成的焊盘电极上形成晶种膜(seed film)后，在晶种膜上形成抗蚀膜，所述抗蚀膜在形成凸块电极的区域开口，利用镀覆法形成由镀Cu膜形成的圆柱形的接线柱电极(post electrode)(导体柱，Cu柱)，在将抗蚀膜除去后，将向接线柱电极的外侧延伸的晶种膜蚀刻除去。然后，向接线柱电极上供给球状的焊料球，并实施凸块电极形成用回流焊，从而将焊料球熔融、并在接线柱电极的上表面上形成焊料球电极，从而完成半导体芯片的凸块电极。

进一步地，在布线衬底的端子上设置预焊料(日文：迎え半田)后，将半导体芯片搭载于布线衬底上。在凸块电极隔着预焊料而配置在布线衬底的端子上的状态下，通过实施封装用的回流焊(热处理)，从而将凸块电极接合于端子，从而完成包含具有凸块电极的半导体芯片的半导体器件。

本申请的发明人在上述半导体器件的研究阶段中，认识到以下问题。

由硅等构成的半导体芯片搭载于由玻璃环氧树脂形成的布线衬底上，由于半导体器件的设置环境或半导体芯片工作时的发热，从而对将两者间连接的凸块电极施加应力，由此在后述的半导体芯片的表面保护膜或层间绝缘膜等中产生裂纹。特别的，当作为层间绝缘膜而使用了低介电常数的Low-k材的情况下，由于其脆弱性的缘故，产生裂纹的概率高。

根据本申请的发明人的研究探明了：若实施封装用的回流焊，焊料球或预焊料、或构成上述两者的焊料(特别地，锡(Sn))向接线柱电极的侧壁流出，到达半导体芯片的焊盘电极。还认识到，锡(Sn)的硬度比铜(Cu)的硬度还高，向接线柱电极的侧壁流出的焊料部分地存在于侧壁，因此发生应力局部地集中于焊盘电极的现象，且在半导体芯片的表面保护膜或层间绝缘膜等中产生裂纹、耐湿性降低，或布线发生断线等问题。

也就是说，在具有凸块电极的半导体器件中，需要可靠性的提高或性能的提高。

由本说明书的记述及所附附图，能够明了其他问题及新颖的特征。

用于解决问题的手段

一个实施方式中的半导体器件具有：半导体衬底；导体层，所述导体层在半导体衬底上形成、且具有第一上表面及第一下表面；导体柱，所述导体柱形成在导体层的第一上表面上，且具有第二上表面、第二下表面及侧壁；绝缘膜，所述绝缘膜覆盖导体层的第一上表面，且具有露出导体柱的第二上表面及侧壁的开口；及保护膜，所述保护膜覆盖导体柱的侧壁。而且，在俯视中，绝缘膜的开口大于导体柱的第二上表面，并露出第二上表面的整个区域。

发明效果

根据一个实施方式，能够提高半导体器件的可靠性。

附图说明

图1：为实施方式中的半导体器件的上表面图。

图2：为实施方式中的半导体器件的侧面图。

图3：为实施方式中的半导体器件的下表面图。

图4：为实施方式中的半导体器件的部分剖面图。

图5：为本实施方式的半导体芯片的俯视图。

图6：为图5的A部的扩大俯视图。

图7：为示出本实施方式的半导体器件的制造工序的一部分的工艺流程图。

图8：为本实施方式的半导体器件的制造工序中的主要部分剖面图。

图9：为接着图8的、半导体器件的制造工序中的主要部分剖面图。

图10：为接着图9的、半导体器件的制造工序中的主要部分剖面图。

图11：为接着图10的、半导体器件的制造工序中的主要部分剖面图。

图12：为接着图11的、半导体器件的制造工序中的主要部分剖面图。

图13：为接着图12的、半导体器件的制造工序中的主要部分剖面图。

图14：为示出本实施方式的半导体器件的制造工序中的一个工序的详情的工艺流程图。

图15：为接着图13的、半导体器件的制造工序中的主要部分剖面图。