[发明专利]芯片封装件的篡改检测

权利要求书

1.一种芯片封装结构，包括：

导线架，具有芯片附着座、多个外引脚，以及位于该外引脚与该芯片附着座之间的多个内引脚；

芯片，附着至该芯片附着座，该芯片包括具有外边界的表面、邻近该外边界布置的第一多个行中的第一多个接合垫以及相对该第一多个接合垫在该外边界的内部的第二多个接合垫，该第一多个接合垫位于该第二多个接合垫与该芯片的该外边界之间的该芯片的该表面上，该第二多个接合垫布置于第二多个行中，以及各该第二多个行相对该第一多个行的其中之一成一角度朝向该芯片的该表面的中心；

第一多条线，各该第一多条线具有耦接至该外引脚的其中之一的第一端以及耦接至该第二多个接合垫的其中之一的第二端；

篡改检测电路，与该第一多条线耦接；以及

第二多条线，自该内引脚延伸至该芯片上的该第一多个接合垫，该第二多条线位于该导线架与该第一多条线之间，

其中，该篡改检测电路包括：

接收器电路，与该第一多条线耦接；以及

发送器电路，与该第一多条线耦接，该发送器电路经配置以向该第一多条线提供信号，该信号经过该第一多条线到达该接收器电路，

其中，该接收器电路经配置以测量该信号中的延迟，该信号由该发送器电路提供给该第一多条线并且在该接收器电路处经过该第一多条线直接从该发送器电路接收。

2.如权利要求1所述的芯片封装结构，还包括：

衬底，该导线架附着至该衬底，该衬底包括经布置以耦接该外引脚的相邻对的多条导电路径。

3.如权利要求1所述的芯片封装结构，其中，该芯片具有互连结构，该互连结构具有多条导电路径，且该第二多个接合垫的相邻对通过该互连结构的该导电路径的其中之一连接。

4.如权利要求3所述的芯片封装结构，还包括：

衬底，该导线架附着至该衬底，该衬底包括经布置以耦接该外引脚的相邻对的多条导电路径。

5.如权利要求1所述的芯片封装结构，其中，该第一多条线自该外引脚向该第二多个接合垫以相应第一弧延伸，该第二多条线自该内引脚向该第一多个接合垫以相应第二弧延伸，且该第二弧短于该第一弧。

6.如权利要求1所述的芯片封装结构，还包括：

衬底，该导线架附着至该衬底；以及

外壳，具有外表面，

其中，该导线架、该芯片、该第一多条线，以及该第二多条线被封装于该外壳内部，且该导线架、该芯片、该第一多条线，以及该第二多条线位于该衬底与该外壳的该外表面之间。

7.如权利要求1所述的芯片封装结构，其中，该内引脚横向位于该外引脚与该芯片的该外边界之间，该芯片的该外边界包括多条侧边，且该内引脚与该外引脚沿该芯片的该侧边的其中一条或多条被设置成一个或多个行。

8.如权利要求7所述的芯片封装结构，其中，该外引脚所设置成的该一个或多个行沿该芯片的所有该侧边布置。

9.如权利要求7所述的芯片封装结构，其中，该外引脚所设置成的该一个或多个行沿彼此相对的该芯片的该侧边的其中至少两条布置。

10.如权利要求1所述的芯片封装结构，其中，该篡改检测电路包括：

接收器电路，与该第一多条线耦接；以及

发送器电路，与该第一多条线耦接，该发送器电路经配置以向该第一多条线提供伪信号，该伪信号经过该第一多条线到达该接收器电路。

11.如权利要求1所述的芯片封装结构，其中，该篡改检测电路位于该芯片上，且该第二多个接合垫将该第一多条线与该篡改检测电路耦接。

12.如权利要求1所述的芯片封装结构，其中，该篡改检测电路位于该芯片外，且该外引脚将该第一多条线与该篡改检测电路耦接。