[发明专利]一种用于千兆以太网控制器的可切换接口电路

权利要求书

1.一种用于千兆以太网控制器的可切换接口电路，其特征在于，包括：

GMII转RGMII电路(102)；

与GMII转RGMII电路(102)连接的发送接口选择电路(100)，根据GMII或RGMII选择信号，决定使用直接由GMAC传递来的GMII信号或是由GMII转RGMII电路(102)转换后的RGMII信号；

RGMII转GMII电路(103)；

与RGMII转GMII电路(103)连接的接收接口选择电路(101)，根据GMII或RMGII选择信号，决定将来自EPHY的数据直接传递给GMAC或是由RGMII转GMII电路(103)信号转换后再传递给GMAC；

所述GMII转RGMII电路(102)包括发送数据和控制信息寄存器(110)、上升沿信息寄存器(111)、下降沿信息寄存器(112)、选择器(113)和载波侦测逻辑电路(114)，所述发送数据和控制信息寄存器(110)根据来自GMAC电路的单双工信号、连接信号、速率选择信号以及GMII发送数据，经由判断逻辑，输出发送数据或控制信号给上升沿信息寄存器(111)，所述上升沿信息寄存器(111)从GMAC电路输入GMII发送使能、GMII发送错误信号，根据Tx时钟，产生一个Tx二分频时钟，并得到上升沿发送数据和上升沿发送使能，输出给选择器(113)，所述下降沿信息寄存器(112)产生下降沿发送数据和下降沿发送错误和一个Tx二分频时钟同频率反相位的时钟信号，输出给选择器(113)，所述选择器(113)根据两个同频反相的Tx二分频信号异或后的结果，选择上升沿信息或下降沿信息做为RGMII发送数据和控制信号；

所述RGMII转GMII电路(103)包括下降沿信息寄存器(104)、上升沿信息寄存器(105)、选择器(106)、链路状态电路(107)、接收信号输出电路(108)和检测与侦听逻辑电路(109)，所述下降沿信息寄存器(104)输入时钟为Rx时钟同频率但反相位的时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的高4位信号以及接收错误信号，所述上升沿信息寄存器(105)输入时钟为Rx时钟信号，它能将RGMII接收数据和控制信号锁存，得到接收数据的低4位信号以及接收有效信号，高位数据会通过千兆或非千兆选择信号判断，将自身数据或全0传递下去，与低位数据一起，拼成完整的8位接收数据信号，接收数据信号、接收有效信号、接收错误信号再与Rx时钟同步，输出到接收接口选择电路(101)，检测与侦听逻辑电路(109)对gmrt_crs信号、接收有效、接收错误、接收数据信号进行一系列逻辑操作，得到冲突检测信号和载波侦听信号，输出至接收接口选择电路(101)，链路状态电路(107)是在接收有效、接收错误均为低电平时，将接收数据的低4位信号输出至GMAC，表征链路状态；

检测与侦听逻辑电路(109)，其具体行为是，载波侦听信号只有在下列任一情况下为高电平：1、当接收数据有效时；2、当接收数据无效但接收错误有效且同时接收数据信号为0xff时；3、当千兆模式下，载波扩展、载波扩展错误或错误载波发生时；4、当非千兆模式下，错误载波发生时；5、冲突检测信号在发生上述1～4情况，且gmrt_crs必须为高电平时，有效；其中，载波扩展是指：帧结尾前加入额外的非数据符号，其长度小于时隙时间，因此能使发送过程至少维持1个时隙时间；时隙是以太网半双工的关键参数，其在千兆模式下为4096个比特时间，非千兆模式下为512个比特时间；载波扩展错误是指：载波扩展中出现非法符号而导致的错误；

链路状态电路(107)，其具体行为是，当接收有效和接收错误都为低电平普通帧间隙时，链路状态将反映在接收数据的低4位上；其中，接收数据第0位表示链路状态，接收数据第1位表示链路模式，接收数据第2、3位表示链路速度；

发送数据和控制信息寄存器(110)，其具体行为是，当发送使能、发送错误信号无效且发送配置信号有效时，发送数据信号传递控制信息；其中，发送数据第0位表示配置链路状态，发送数据第1、2位表示配置链路速度，发送数据第3位表示配置链路模式；

载波侦测逻辑电路(114)，其具体行为是：gmrt_crs信号只有在下列情况下为高电平：1、当发送使能有效时；2、当发送使能无效、发送错误有效、发送数据信号为0xf或0x1f且非千兆模式时。