[发明专利]一种判决反馈均衡器自动时钟校准的方法

说明书

本发明公开了一种判决反馈均衡器自动时钟校准的方法,其特征在于包括正常工作模式和校准模式，采用本地锁相环产生校准时钟输入到判决反馈均衡器中，校准时钟分别直接与自动校准电路相连和判决反馈均衡器的采样时钟输入端相连，校准时钟还经过一个时钟调整电路后与判决反馈均衡器的时钟输入端相连；通过控制只打开判决反馈均衡器的第一个抽头系数反馈电路，自动校准电路通过判断经过判决反馈均衡器后的时钟和数据相位的关系输出时钟调整电路的反馈信号，反馈控制调整判决反馈均衡器的采样时钟的相位，采样时钟的边沿正好位于与数据信号的边沿处。通过自动的方式，为判决反馈均衡器找到最佳的时钟相位位置，以便于达到最佳的均衡效果。

技术领域

本发明涉及信息电子芯片设计领域，尤其涉及一种判决反馈均衡器自动时钟校准的方法。

背景技术

随着集成电路控制技术的飞速发展，市场需求的不断进步，客户对高速接口电路的要求也在不断提高。随着信号频率的提高，外部或板上传输线对高频信号的衰减也越来越严重，带来的实质性影响比如眼图闭合，信号误码率加重无疑制约着高速接口电路的发展。

传统的线性均衡技术从一定意义上说可以解决部分信号衰减问题，但是由于电路本身实现方式无法精确定位均衡程度，欠缺灵活性，同时，由于线性均衡器的盲目性，噪声信号也被同样放大。

为了解决上述问题，业界发现了判决反馈均衡器，相比线性均衡器，判决反馈均衡器不会放大噪声信号，同时针对信道衰减程度的不同，可灵活设置多抽头方式做精确调整。

但是判决反馈均衡器电路由于需要在信号确定时间内对信号进行反馈，特别是对于第一个抽头系数的反馈，时序裕量很小，单纯优化锁存器时序难度太大，且固定时序的方式无法针对芯片制造过程中的离散性进行调整。

发明内容

针对以上缺陷，本发明目的在于如何针对芯片制造过程中的离散性,自动找到最佳时钟相位。

为了实现上述目的，本发明提供了一种判决反馈均衡器自动时钟校准的方法,其特征在于包括正常工作模式和校准模式，所述校准模式通过关闭外部输入，采用本地锁相环产生校准时钟输入到判决反馈均衡器中，校准时钟分别直接与自动校准电路相连和判决反馈均衡器的采样时钟输入端相连，校准时钟还经过一个时钟调整电路后与判决反馈均衡器的时钟输入端相连；通过控制只打开判决反馈均衡器的第一个抽头系数反馈电路，自动校准电路通过判断经过判决反馈均衡器后的时钟和数据相位的关系输出时钟调整电路的反馈信号，反馈控制调整判决反馈均衡器的采样时钟的相位，采样时钟的边沿正好位于与数据信号的边沿处。

所述的判决反馈均衡器自动时钟校准的方法，其特征在于所述校准时钟为与实际应用数据速率相同的时钟信号。

所述的判决反馈均衡器自动时钟校准的方法，其特征在于还包括通过采用时钟数据恢复电路，实现从应用数据抽取高速时钟信号，作为在正常工作模式时时钟调整电路的高速工作时钟。

所述的判决反馈均衡器自动时钟校准的方法,其特征在于所述时钟调整电路通过混频器或延迟链实现采样时钟的相位调整。

本发明通过通过自动的方式，为判决反馈均衡器找到最佳的时钟相位位置，以便于达到最佳的均衡效果。

附图说明

图1是判决反馈均衡器效果示意图；

图2是判决反馈均衡器组成款图及时序图；

图3是增加自动校准后的判决反馈均衡器组成款图；

图4是自动校准的时序图。

具体实施方式