[发明专利]一种FinFET器件及其制作方法

说明书

本发明提供一种FinFET器件及其制作方法，所述方法包括:提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；在所述第一凹槽内沉积鳍片材料层；回蚀刻部分所述鳍片材料层以形成第二凹槽；在所述第二凹槽中形成掩膜层；回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；执行沟道停止离子注入，以形成穿通停止层。根据本发明提供的FinFET器件的制作方法，通过在鳍片结构上形成掩膜层，有效避免了在后续执行沟道停止离子注入过程中对所述鳍片结构造成损坏，从而提高了FinFET器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种FinFET器件及其制作方法。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应(SCE)，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制(electrostatic control)方面的性能也更突出。

在所述FinFET器件中由于源漏区(S/D)的部分消耗，需要形成穿通停止层来控制所述鳍片底部源漏区的穿通现象(punch through)，通常采用沟道停止离子注入(channelstop IMP)形成所述穿通停止层，然而随着鳍片尺寸的减小，特别是缩小至5nm及以下工艺节点时，沟道停止离子注入会对鳍片造成损坏。

为了解决上述问题，需要对FinFET器件的制备方法作进一步的改进，以提高FinFET器件的性能和良率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种FinFET器件的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有多个虚拟鳍片；

沉积隔离材料层，以完全填充所述虚拟鳍片之间的间隙；

回刻蚀所述虚拟鳍片，以在所述隔离材料层之间形成第一凹槽；

在所述第一凹槽内沉积鳍片材料层；

回蚀刻所述隔离材料层，以露出所述鳍片材料层的一部分，形成具有特定高度的鳍片结构；

回蚀刻部分所述鳍片材料层以形成第二凹槽；

在所述第二凹槽中形成掩膜层；

执行沟道停止离子注入，以形成穿通停止层。

进一步，选用横向扩散离子注入的方法进行沟道停止离子注入。

进一步，所述鳍片材料层包括SiGe层。

进一步，所述鳍片材料层包括III-V族半导体材料层。

进一步，所述隔离材料层包括氧化硅层。

进一步，形成所述隔离材料层的方法包括流动式化学气相沉积法。