[发明专利]电阻器件及其制造方法

说明书

本发明公开了一种电阻器件及其制造方法，涉及半导体技术领域。该电阻器件包括：衬底；在该衬底上的一个或多个鳍片，其中在每个鳍片周围形成有沟槽隔离结构；在每个鳍片上的至少一个第一伪栅极结构；在该沟槽隔离结构之上的层间电介质层，其中，该层间电介质层覆盖该鳍片和该第一伪栅极结构；以及在该层间电介质层之上的电阻材料层。本发明的电阻器件具有比较好的均匀性，这可以提高器件的均匀度。

技术领域

本发明涉及半导体技术领域，特别涉及一种电阻器件及其制造方法。

背景技术

随着MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(the short channel effect，简称为SCE)成为一个关键问题。FinFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的尺寸。

在Soc(System on a Chip，片上系统)系统中，电阻器件是一种重要的器件元件。在现有的制造过程中，电阻器件可以设置在一些结构层上，例如设置在层间电介质层上，但是制造过程中可能涉及到对层间电介质层的平坦化等工艺，该平坦化可能使得电阻器件中的层间电介质层发生凹陷，导致电阻器件的均匀性变差。尤其是在同时制造电阻器件和其他FinFET器件的过程中，在后栅工艺制备过程中会涉及层间电介质层和金属栅极的平坦化工艺，电阻区域会导致层间电介质层发生凹陷，导致器件的均匀性比较差和金属残留，影响器件性能和产品良率。

发明内容

本发明需要解决的一个技术问题是：提供一种电阻器件，使得该电阻器件具有比较好的均匀性。

根据本发明的第一方面，提供了一种电阻器件，包括：衬底；在所述衬底上的一个或多个鳍片，其中在每个所述鳍片周围形成有沟槽隔离结构；在每个所述鳍片上的至少一个第一伪栅极结构；在所述沟槽隔离结构之上的层间电介质层，其中，所述层间电介质层覆盖所述鳍片和所述第一伪栅极结构；以及在所述层间电介质层之上的电阻材料层。

在一个实施例中，所述电阻材料层的材料包括：氮化钛和/或氮化钽。

在一个实施例中，所述沟槽隔离结构包括：在每个所述鳍片两端的且沿着与所述鳍片的延伸方向相垂直的方向延伸的第一沟槽隔离部和在每个所述鳍片两侧的且沿着与所述鳍片的延伸方向相平行的方向延伸的第二沟槽隔离部；其中，所述电阻材料层位于所述第一沟槽隔离部的上方，并且所述电阻材料层沿着与所述第一沟槽隔离部的延伸方向相平行的方向延伸。

在一个实施例中，所述电阻材料层位于相邻的所述鳍片之间的所述第一沟槽隔离部的上方。

在一个实施例中，所述层间电介质层包括：在所述沟槽隔离结构上的第一电介质层和在所述第一电介质层上的第二电介质层；其中，所述第一电介质层覆盖所述鳍片，并且所述第一电介质层的上表面与所述第一伪栅极结构的上表面齐平；所述第二电介质层覆盖所述第一伪栅极结构的上表面，所述电阻材料层位于所述第二电介质层上。

在一个实施例中，所述第一伪栅极结构包括：在所述鳍片表面上的第一伪栅极绝缘物层、在所述第一伪栅极绝缘物层上的第一伪栅极层和分别在所述第一伪栅极层两侧的侧面上的第一间隔物层；其中，所述第二电介质层覆盖所述第一伪栅极层的上表面。

在一个实施例中，在每个所述鳍片上形成有隔离开的两个第一伪栅极结构，其中，所述两个第一伪栅极结构分别在所述鳍片的两个端部上；所述电阻器件还包括：在所述鳍片上且在所述两个第一伪栅极结构之间的电极。