[发明专利]一种兼容MIPI信号输出的通用接口电路

权利要求书

1.一种兼容MIPI信号输出的通用接口电路，所述通用接口电路包括第一COMS信号输出模块、LVDS信号输出模块以及第二COMS信号输出模块，所述第一COMS信号输出模块和所述第二COMS信号输出模块上分别设有输出使能输入端和数据输入端，所述LVDS信号输出模块上设有LVDS输出使能输入端和数据输入端，所述第一COMS信号输出模块的数据输入端连接所述LVDS信号输出模块的数据输入端，所述第一COMS信号输出模块的信号输出端连接所述LVDS信号输出模块的第一信号输出端，所述第二COMS信号输出模块的信号输出端连接所述LVDS信号输出模块的第二信号输出端，其特征在于：

所述通用接口电路还包括第一下拉模块和第二下拉模块，所述LVDS信号输出模块设有MIPI输出使能输入端，所述MIPI输出使能输入端分别连接所述第一下拉模块的控制端和所述第二下拉模块的控制端，所述第一下拉模块的信号输入端连接所述LVDS信号输出模块的第一信号输出端，所述第一下拉模块的信号输出端接地，所述第二下拉模块的信号输入端连接所述LVDS信号输出模块的第二信号输出端，所述第二下拉模块的信号输出端接地；

所述LVDS信号输出模块的MIPI信号使能输入端输入MIPI电平有效信号且所述第一COMS信号输出模块和所述第二COMS信号输出模块的输出使能输入端均输入电平无效信号时，所述第一下拉模块和所述第二下拉模块根据所述MIPI电平有效信号处于工作状态，所述LVDS信号输出模块根据其数据输入端输入的逻辑控制信号向所述第一下拉模块或者所述第二下拉模块输出电流信号，以使所述第一信号输出端和所述第二信号输出端的电压为预设电压值。

2.如权利要求1所述的通用接口电路，其特征在于，所述LVDS信号输出模块的MIPI信号使能输入端输入MIPI电平有效信号且所述第一COMS信号输出模块和所述第二COMS信号输出模块的输出使能输入端均输入电平无效信号时，所述第一下拉模块和所述第二下拉模块根据所述MIPI电平有效信号处于工作状态，所述LVDS信号输出模块根据其数据输入端输入逻辑为1的逻辑控制信号时，所述LVDS信号输出模块向所述第一下拉模块输出电流信号，所述第一下拉模块根据所述电流信号使第一信号输出端的电压为第一预设电压值，所述第二信号输出端与地连接。

3.如权利要求1所述的通用接口电路，其特征在于，所述LVDS信号输出模块的MIPI信号使能输入端输入MIPI电平有效信号且所述第一COMS信号输出模块和所述第二COMS信号输出模块的输出使能输入端均输入电平无效信号时，所述第一下拉模块和所述第二下拉模块根据所述MIPI电平有效信号处于工作状态，所述LVDS信号输出模块根据其数据输入端输入逻辑为0的逻辑控制信号时，所述LVDS信号输出模块向所述第二下拉模块输出电流信号，所述第二下拉模块根据所述电流信号使第二信号输出端的电压为第二预设电压值，所述第一信号输出端与地连接。

4.如权利要求1所述的通用接口电路，其特征在于，所述LVDS信号输出模块的MIPI信号使能输入端输入MIPI电平无效信号、所述LVDS信号输出模块的LVDS输出使能输入端输入电平无效信号且所述第一COMS信号输出模块和所述第二COMS信号输出模块的输出使能输入端均输入电平有效信号时，所述第一COMS信号输出模块和所述第二COMS信号输出模块输出COMS信号。

5.如权利要求1所述的通用接口电路，其特征在于，所述LVDS信号输出模块的MIPI信号使能输入端输入MIPI电平无效信号、所述LVDS信号输出模块的LVDS输出使能输入端输入电平有效信号且所述第一COMS信号输出模块和所述第二COMS信号输出模块的输出使能输入端均输入电平无效信号时，所述LVDS信号输出模块输出LVDS信号。