[发明专利]像素补偿电路

权利要求书

1.一种像素补偿电路，其特征在于，所述像素补偿电路包括：

第一晶体管，所述第一晶体管具有第一端、第二端和控制端，所述第一晶体管的第一端电性耦接至参考电压端，所述第一晶体管的控制端电性耦接至第一控制信号端；

第二晶体管，所述第二晶体管具有第一端、第二端和控制端，所述第二晶体管的第一端电性耦接至所述参考电压端，所述第二晶体管的第二端电性耦接至第一连接点，所述第二晶体管的控制端电性耦接至所述第一控制信号端；

第三晶体管，所述第三晶体管具有第一端、第二端和控制端，所述第三晶体管的第一端电性耦接至数据电压端，所述第三晶体管的控制端电性耦接至第二控制信号端；

第四晶体管，所述第四晶体管具有第一端、第二端和控制端，所述第四晶体管的第一端电性耦接至所述第一连接点，所述第四晶体管的第二端电性耦接至第二连接点，所述第四晶体管的控制端电性耦接至所述第二控制信号端；

第五晶体管，所述第五晶体管具有第一端、第二端和控制端，所述第五晶体管的第一端电性耦接至所述第三晶体管的第二端，所述第五晶体管的第二端电性耦接至第一电压端，所述第五晶体管的控制端电性耦接至第三控制信号端；

第六晶体管，所述第六晶体管具有第一端、第二端和控制端，所述第六晶体管的第二端电性耦接至所述第三晶体管的第二端及所述第五晶体管的第一端，所述第六晶体管的控制端电性耦接至所述第一连接点；

第七晶体管，所述第七晶体管和所述第六晶体管共用一个控制端，所述第七晶体管具有第一端和第二端，所述第七晶体管的第一端电性耦接至所述第二连接点，所述第七晶体管的第二端电性耦接至所述第六晶体管的第一端；

第八晶体管，所述第八晶体管具有第一端、第二端和控制端，所述第八晶体管的第一端电性耦接至所述第一晶体管的第二端，所述第八晶体管的第二端电性耦接至所述第二连接点，所述第八晶体管的控制端电性耦接至所述第三控制信号端；

存储电容，所述存储电容具有第一端和第二端，所述存储电容的第一端电性耦接至所述第一电压端及所述第五晶体管的第二端，所述存储电容的第二端电性耦接至所述第一连接点；

发光二极管，所述发光二极管具有阳极端和阴极端，所述发光二极管的阳极端电性耦接至所述第一晶体管的第二端及所述第八晶体管的第一端，所述发光二极管的阴极端电性耦接至第二电压端；

所述第一电压端提供的电压高于所述第二电压端提供的电压。

2.如权利要求1所述的像素补偿电路，其特征在于，所述像素补偿电路还包括第九晶体管，所述第九晶体管和所述第二晶体管共用一个控制端，所述第九晶体管具有第一端和第二端，所述第九晶体管耦接在所述第二晶体管和所述第一连接点之间，所述第九晶体管的第一端电性耦接至所述第二晶体管的第二端，所述第九晶体管的第二端电性耦接至所述第一连接点。

3.如权利要求2所述的像素补偿电路，其特征在于，所述像素补偿电路还包括第十晶体管，所述第十晶体管和所述第四晶体管共用一个控制端，所述第十晶体管具有第一端和第二端，所述第十晶体管耦接在所述第四晶体管和所述第二连接点之间，所述第十晶体管的第一端电性耦接至所述第二连接点，所述第十晶体管的第二端电性耦接至所述第四晶体管的第二端。

4.如权利要求1所述的像素补偿电路，其特征在于，所述像素补偿电路还包括第十一晶体管，所述第十一晶体管和所述第六晶体管、第七晶体管共用一个控制端。

5.如权利要求3所述的像素补偿电路，其特征在于，所述第一晶体管至所述第十晶体管均为P型薄膜晶体管。

6.如权利要求5所述的像素补偿电路，其特征在于，当所述第一控制信号端输出低电平且所述第二控制信号端和所述第三控制信号端输出高电平时，所述像素补偿电路处于初始化阶段；当所述第二控制信号端输出低电平且所述第一控制信号端和所述第三控制信号端输出高电平时，所述像素补偿电路处于数据写入阶段；当所述第三控制信号端输出低电平且所述第一控制信号端和所述第二控制信号端输出高电平时，所述像素补偿电路处于发光阶段。