[发明专利]基于FPGA的100G以太分流方法及系统

权利要求书

1.基于FPGA的100G以太分流方法，其特征在于，该方法是通过100GE接收模块、报文解析逻辑模块、多元组匹配逻辑模块、策略分流逻辑模块、10G以太输出接口模块和统计调式模块；将上述各个模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射后下载至FPGA，其中100GE接收模块接收来自骨干网100G流量并衰减超长超短包，后将剩余流量送至报文解析逻辑模块提取多元组，通过策略分流逻辑模块将扩展后的多元组作为哈希输入进行计算得到分流输出接口。

2.根据权利要求1所述的基于FPGA的100G以太分流方法，其特征在于，该方法的步骤如下：

步骤1）100GE接收模块接收进去FPGA接口100G接口的数据流，并从所述的数据流中检索出所有有效的数据报文，根据报文尾部CRC字段检测报文完整性，不完整的报文作标签标记，待后续逻辑做错包处理；完整的报文进行超长超短识别并丢弃，正常的报文被封装为单周期768bits输出给后续逻辑使用；

步骤2）通过报文解析逻辑模块接收来自100GE接收模块输出的报文，并识别报文是否是IP报文，对非IP报文的处理根据用户配置选择丢弃或者指定端口转发；对于IP报文，存在MPLS和VLAN层扩展层的报文将其扩展层剥离，保留纯IP报文后提取多元组元素，并将多元组进行调整后输出给下一逻辑模块；

步骤3）通过多元组匹配逻辑模块接收来自报文解析逻辑模块输出的多元组，并输入TCAM处理芯片进行快速匹配，并输出匹配结果，无论匹配是否成功都输出对匹配报文处理action动作；

步骤4）通过策略分流逻辑模块接收多元组匹配逻辑模块的匹配结果action，并根据action动作标识处理报文；

步骤5）通过10G以太输出接口模块接收策略分流逻辑模块分流后的报文，首先根据单周期报文长度768bits转换为单周期128bits，并接入sfp_10gbase模块后报文输出。

3.根据权利要求2所述的基于FPGA的100G以太分流方法及系统，其特征在于，所述的步骤2）中多元组元素为源目IP、源目端口、协议类型。

4.根据权利要求2所述的基于FPGA的100G以太分流方法，其特征在于，所述的步骤4）的具体操作如下：

1）匹配失败即action[36]=1’b0，逻辑根据default动作action[3:0]来处理报文，action=4’b1111表示指定端口输出，否则丢弃报文处理；

2）匹配成功即action[36]=1’b1，逻辑根据action[15:13]动作识别报文输出方式，action[15:13]=2’b00表示指定端口输出，action[15:13]=2’b01表示分组分流输出，action[15:13]=2’b10表示组播输出，其中指定端口输出的端口为action[8:4],分组分流输出需要哈希运算，运算输入由action[12:9]哈希策略决定。

5.基于FPGA的100G以太分流系统，其特征在于，该系统由100GE接收模块、报文解析逻辑模块、多元组匹配逻辑模块、策略分流逻辑模块、10G以太输出接口模块和统计调式模块构成，上述各个模块通过Verilog语言进行行为级描述，编译形成网表文件综合映射后下载至FPGA。