[发明专利]电熔丝结构及其形成方法、半导体器件及其形成方法

说明书

本发明的实施例中提供了多种电熔丝结构及其形成方法、半导体器件及其形成方法，例如向纳米线或者鳍部内掺杂，形成电熔丝结构，在形成全包围栅晶体管或鳍式场效应晶体管的同时，形成与之对应的电熔丝结构，实现了形成电熔丝结构、以及半导体器件的多样性。并且，当形成电熔丝结构的步骤寄生于形成全包围栅晶体管或鳍式场效应晶体管的步骤之中时，不会增加额外的工艺步骤，生产成本低。

本申请是2013年5月22日提交中国专利局、申请号为201310192826.8、发明名称为“电熔丝结构及其形成方法、半导体器件及其形成方法”的中国专利申请的分案。

技术领域

本发明涉及半导体制造技术领域，尤其涉及电熔丝结构及其形成方法、半导体器件及其形成方法。

背景技术

在集成电路领域，熔丝(Fuse)是指在集成电路中形成的一些可以熔断的连接线。最初，熔丝是用于连接集成电路中的冗余电路，一旦检测发现集成电路具有缺陷，就利用熔丝修复或者取代有缺陷的电路。熔丝一般为激光熔丝(Laser Fuse)和电熔丝(ElectricalFuse，以下简称E-fuse)两种。随着半导体技术的发展，E-fuse逐渐取代了激光熔丝。

一般的，电熔丝结构可以用金属(铝、铜等)或硅制成，现有技术中一种典型的电熔丝结构如图1所示，该电熔丝结构形成在半导体衬底中的浅沟槽隔离结构(STI)100上，其包括阳极101和阴极103，以及位于阳极101和阴极103之间与两者相连接的细条状的熔丝102，其中阳极101和阴极103表面具有接触插塞104。当阳极101和阴极103之间通过较大的瞬间电流时，熔丝102被熔断。根据熔丝102实际条宽和厚度，具体熔断熔丝102所需的电流不尽相同，通常为几百毫安。熔丝102未被熔断的状态下，电熔丝结构处为低阻态(如电阻为R)，当熔丝102被熔断后的状态下，电熔丝结构处为高阻态(如电阻为无穷大)。

由于其具有通过电流可实现低阻向高阻转化的特性，电熔丝结构除了在冗余电路中的应用外，还具有更广泛的应用，如：内建自测(Build in self test，简称BIST)技术、自修复技术、一次编程(One Time Program，简称OTP)芯片、片上系统(System On Chip，简称SoC)等等。

现有技术中，参考图1，电熔丝结构的形成方法如下：

步骤S11，提供半导体衬底，在所述半导体衬底内形成浅沟槽隔离结构100；

步骤S12，在所述浅沟槽隔离结构100表面形成多晶硅层，在多晶硅层的表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜刻蚀多晶硅层，形成两端宽大，并且与两端相连接的中间细长的半导体结构。

步骤S13，去除所述掩膜层，在所述半导体结构表面形成金属硅化物，在所述半导体结构的两端的金属硅化物表面形成导电插塞104，形成阳极101和阴极103，所述阳极101和阴极103之间的细长的半导体结构为熔丝102。

然而，现有技术形成的电熔丝结构及其形成方法单一，且通常在形成平面晶体管时形成电熔丝，如何实现电熔丝结构及形成方法的多样化，例如，在形成非平面晶体管(例如全包围栅晶体管(Gate-All-Around，GAA)、鳍式场效应晶体管)形成电熔丝，成为亟需解决的问题。

更多关于电熔丝结构的相关信息可参考公开号为US20050214982A1的美国专利申请。

发明内容

本发明解决的问题是提供电熔丝结构及其形成方法、半导体器件及其形成方法，实现电熔丝结构及形成方法的多样化。

为解决上述问题，本发明的实施例提供了一种电熔丝结构的形成方法，包括：提供绝缘体上半导体衬底，所述绝缘体上半导体衬底包括顶层半导体层；刻蚀所述顶层半导体层形成纳米线，所述纳米线用于形成包括阴极、阳极和熔断区的电熔丝结构；在所述纳米线的两端掺杂，形成电熔丝结构的阴极和阳极，以及位于所述阴极和阳极之间的熔断区。