[发明专利]沟槽式功率半导体元件的制造方法

说明书

一种沟槽式功率半导体元件的制造方法，以形成沟槽内具有遮蔽电极以及栅极电极的沟槽式功率半导体元件。沟槽式功率半导体元件的制造方法中至少包括形成沟槽栅极结构于外延层的沟槽内。沟槽栅极结构具有遮蔽电极、位于遮蔽电极上方的栅极以及一位于遮蔽电极与栅极之间的极间介电层，且形成沟槽栅极结构的步骤至少包括：形成一覆盖所述沟槽的内壁面的绝缘层；以及在形成极间介电层的步骤之前，形成初始间隔层，其中，初始间隔层具有分别覆盖绝缘层的两个内侧壁面的第一侧壁部以及第二侧壁部，第一侧壁部的底端与第二侧壁部的底端彼此分离，且第一侧壁部以及第二侧壁部都具有凸出于所述外延层的延伸部。

技术领域

本发明是关于一种功率晶体管的制造方法，且特别是关于一种具有遮蔽电极的沟槽式功率半导体元件的制造方法。

背景技术

现有的沟槽式功率金氧半场效晶体管(Power Metal Oxide SemiconductorField Transistor,Power MOSFET)的工作损失可分成切换损失(switching loss) 及导通损失(conducting loss)两大类，其中栅极/漏极的电容值(Cgd)是影响切换损失的重要参数。栅极/漏极电容值太高会造成切换损失增加，进而限制功率型金氧半场效晶体管的切换速度，不利于应用高频电路中。

现有的沟槽式功率金氧半场效晶体管会具有一位于栅极沟槽下半部的遮蔽电极(shielding electrode)，以降低栅极/漏极电容值，并在不牺牲导通电阻 (on-resistance)的情况下增加崩溃电压。

发明内容

本发明提供一种沟槽式功率半导体元件的制造方法，在外延层表面以及沟槽的侧壁形成保护层以及间隔层，以在执行热氧化制程的过程中，保护外延层表面以及沟槽侧壁面不被氧化。

本发明其中一实施例提供一种沟槽式功率半导体元件的制造方法，其包括：形成一外延层于一基材上；形成一保护层于所述外延层的一表面上；以及形成一沟槽栅极结构于所述沟槽内，其中，沟槽栅极结构具有一遮蔽电极、一位于所述遮蔽电极上方的栅极以及一位于遮蔽电极与栅极之间的极间介电层，且形成沟槽栅极结构的步骤至少包括：形成一覆盖所述沟槽的一内壁面的绝缘层；以及在形成极间介电层的步骤之前，形成一初始间隔层，其中，所述初始间隔层具有分别覆盖所述绝缘层的两个内侧壁面的一第一侧壁部以及一第二侧壁部，第一侧壁部的底端与第二侧壁延伸部的底端彼此分离，且第一侧壁部以及第二侧壁部都具有一凸出于所述保护层的延伸部。

综上所述，在本发明实施例所提供的沟槽式功率半导体元件的制造方法中，是在以热氧化制程形成极间介电层之前，在外延层表面上形成保护层以及在沟槽的侧壁形成间隔层，以保护外延层表面以及沟槽的侧壁面不被继续氧化。

另外，间隔层的第一侧壁部的底端与所述第二侧壁延伸部的底端彼此分离，在对沟槽式功率半导体元件施加逆向偏压时，由于沟槽栅极结构填入沟槽底部且位于遮蔽电极正下方的材料较为单纯，可以舒缓沟槽底部的电场分布，从而可在不牺牲导通电阻的条件下，进一步提高元件的崩溃电压。

为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。

附图说明

图1绘示本发明其中一实施例的沟槽式功率半导体元件的流程图。

图2A至2O分别绘示本发明一实施例的沟槽式功率半导体元件在各制程步骤的局部剖面示意图。

图3A至图3C分别绘示本发明另一实施例的沟槽式功率半导体元件在各制程步骤的局部剖面示意图。

【符号说明】

沟槽式功率半导体元件T1、T2

基材10

外延层11

表面11s