[发明专利]一种支持复杂访存指令的内存扩展方法和系统

说明书

本发明涉及一种支持复杂访存指令的内存扩展系统与方法，包括：处理器系统，用于生成复杂访存指令，并为复杂访存指令分配访存地址，并根据复杂访存指令所调用的地址生成所需数据；扩展内存，用于存储处理器系统在执行复杂访存指令过程中的运算数据；执行模块，用于根据访存地址和所需数据执行复杂访存指令，访问扩展内存，生成结果数据返回至处理器系统；其中执行模块包括多个并行的事务处理单元，用于根据复杂访存指令的指令类型，执行符合指令类型的处理流程，并行访问扩展内存，以生成结果数据。本发明通过每个事务处理单元专注于处理一条复杂访存指令并行执行内存访问，CPU无需再维护一个请求队列，提高了CPU的工作效率。

技术领域

本发明涉及计算机领域，特别涉及一种支持复杂访存指令的内存扩展方法和系统。

背景技术

本发明以《一种扩展同步内存总线功能的方法和装置》(CN102609378A)发明为基础，并针对该发明的不足进行改进。《一种扩展同步内存总线功能的方法和装置》的技术方案为基于标准的DDR内存总线，不修改内存控制器的时序参数，克服访问扩展内存时的长延迟不满足标准DDR请求的低延迟时序的困难，解决内存扩展芯片与处理器系统的连接问题。其模块框图如图1所示，实现的手段是在处理器系统内部增加一个辅助访存模块，将处理器发出的访问扩展内存的请求转换成一组操作，重复发出DDR访存请求，直到内存扩展芯片(即图1中扩展内存控制器)把需要的数据送到处理器系统。

在此现有技术的基础上，本发明主要解决的问题是内存扩展芯片的执行模块如何更加高效的处理访存请求。

对于传统的访存指令处理方法，处理器系统和系统内存之间可执行的事务类型有限，其对复杂访存指令的处理由软件调度完成。处理器系统根据每一类访存指令的处理流程发送读写请求，维护一个请求队列，当请求队列高速缓存缺失的数量增多以后，新的访存请求无法被发送出来。对于大块数据的搬移，系统内存和外部设备可以在DMA(DirectMemory Access)控制器的控制下直接传送数据，但DMA控制器的路数往往受限。

在处理器系统连接内存扩展芯片场景下，添加辅助访存模块使得处理器系统和内存扩展芯片之间可以传输复杂的访存指令，若由执行模块独立完成对复杂访存指令的处理，处理器系统无需再维护一个请求队列，且访存请求无需再穿越复杂的缓存层级，减少访存延迟；对于大块数据的搬移，可以按需配置执行模块的数目，增加访存并发度。

为充分发挥处理器系统连接内存扩展芯片在访存性能上的优势，需为执行模块添加支持复杂访存指令处理功能的装置，从而支持高并发、低延迟的内存扩展访问。

发明内容

为了解决上述技术问题，本发明的目的是针对处理器系统连接内存扩展芯片场景下加速和扩展应用需求，提出一种使内存扩展芯片支持复杂访存指令处理功能的装置，其处理复杂访存指令的功能部件称为事务处理单元(Transaction Process Unit，TPU)，从而支持高并发、低延迟的内存扩展访问。

具体地说，本发明公开了一种支持复杂访存指令的内存扩展系统，其中包括：

处理器系统，用于生成复杂访存指令，并为该复杂访存指令分配访存地址，并将该复杂访存指令所调用的地址、该地址所对应的写入数据以及该写入数据的数据量集合为所需数据；

扩展内存，用于存储该处理器系统在执行该复杂访存指令过程中的运算数据；

执行模块，用于根据该访存地址和该所需数据执行该复杂访存指令，访问该扩展内存，生成结果数据返回至该处理器系统；

其中该执行模块包括多个并行的事务处理单元，用于根据该复杂访存指令的指令类型，执行符合该指令类型的处理流程，并行访问该扩展内存，以生成该结果数据。

该支持复杂访存指令的内存扩展系统，其中该处理器系统还包括：

读请求模块，用于发送读取目标为该访存地址的读请求至该执行模块；