[发明专利]一种分布式动态二层转发表的维护方法

说明书

本发明公开了一种分布式动态二层转发表的维护方法，包括转发表的训练、查询和老化过程，所述转发表的训练包括：S1）外部输入真随机数；S2）接收源地址和虚拟局域网SA_vlan；S3）将真随机数和SA_vlan进行哈希计算，计算出待写入的地址；S4）地址对应的表项的信号指示向下传递；S5）如果待写入的表项被置为无效，则表项不再写入，否则在sel电路中将SA_vlan写入表项；S6）将目的地址DA_vlan与真随机数经过哈希计算，得出表项的地址，从而读出要查询的转发端口。本发明中的多个小的转发表采用同一个哈希计算规则，与不同真随机数构成不同的哈希映射，取得远高于一张统一的转发表的表项负载率，并且大大节约FPGA内部珍贵的BRAM资源。

技术领域

本发明涉及集成电路技术领域，具体的说，是一种分布式动态二层转发表的维护方法。

背景技术

二层转发即网络通信七层模型中的数据链路层转发一般在集成电路芯片中完成，常见的二层转发电路采用一个存储器来实现转发表的功能，同时采用一个哈希函数完成查询信息与储存器地址的转换。哈希映射容易出现冲突，即两个查询信息被转换到同一个存储器地址。为了避免表项地址的冲突，一般在同一地址采用冗余的方式预留多个表项，这就需要存储器为同一个地址准备多个存储空间来减小冲突的影响，因此会造成存储空间的浪费。为了提高集成度，可以将二层转发的功能采用FPGA来实现。二层单播转发功能的核心在于二层转发表的维护与查询，而在FPGA的二层转发功能实现中，出于成本以及电路板设计复杂度的考虑，往往采用FPGA内部的BRAM来实现转发表，而BRAM在FPGA内部的资源是受限的，不能像外部存储器那样不用太关心冗余带来的空间浪费。

发明内容

本发明的目的在于提供一种分布式动态二层转发表的维护方法，用于解决现有技术中二层转发电路中外部存储器采用冗余的方式预留多个表项来减小哈希映射的冲突，从而导致外部存储器空间利用率不高、读写速率不高的问题以及采用FPGA内部的BRAM来实现，存在BRAM在FPGA内部资源受限的问题。

为了达到上述目的，本发明通过下述技术方案实现：

一种分布式动态二层转发表的维护方法，包括转发表的训练、转发表的查询和转发表的老化，所述转发表的训练包括步骤：

S1)FPGA在上电启动时，外部输入N个互异的真随机数R，在有限域中表示为GF(R)，保存在顶层控制模块的寄存器中，所述寄存器连接哈希计算模块的输入端口，所述N为FPGA内部BRAM中转发表的数目，所述转发表的表项包括：

MAC：存储的源地址SA；

vlan：与MAC关联的vlan ID；

port：与MAC关联的端口号；

vld：该表项有效标志，“1”表示有效，“0”表示无效；

age：计数项，用于记录老化计数，老化控制电路每隔一个固定的时间控制age减“1”；

S2)交换电路发送数据信息写入FIFO电路缓存，训练电路每隔一个时钟周期从FIFO电路中读取一个数据信息，如果此时FIFO为空，则读取出来的数据有效标志为0，所述数据信息包括源地址SA、虚拟局域网信息vlan和端口号port，训练控制模块将源地址SA和虚拟局域网信息vlan送入哈希计算模块，将源地址SA、虚拟局域网信息vlan和端口号port放入延迟模块；

S3)将所述步骤S1)中的真随机数GF(R)和所述步骤S2)中源地址SA和虚拟局域网信息vlan的结合即SA_vlan,同时分别输入N个并行计算的训练控制电路进行哈希计算，运算结果为所述SA_vlan在转发表中待写入的地址；所述哈希计算产生训练地址train_addr和训练地址有效train_addr_vld，并传递至流水线读写电路，所述流水线读写电路包括锁存电路、判断电路和延迟模块；