[发明专利]高速串行接口装置与其数据传输方法

说明书

一种高速串行接口装置与其数据传输方法。信息处理电路响应于一数据传输任务而产生第一配置信息，此数据传输任务用以存取另一高速串行接口装置的储存单元。编码电路对第一配置信息进行编码处理而产生第一编码配置命令。编码电路。高速串行接口电路耦接编码电路，基于高速串行接口协议将第一编码配置命令嵌入至多个第一数据样本的控制位之中。高速串行接口电路传送该多个第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行上述的数据传输任务。

【技术领域】

本发明是有关于芯片间的数据传输，且特别是有关于一种高速串行接口装置与其数据传输方法。

【背景技术】

随着人们对数据量的需求越来越大，对芯片内部接口传输速度也提出了新的挑战。传统的并行接口逐渐显示出不足之处。相比较于传统的并行接口，新兴的JESD204B接口在功耗及管脚数目方面具有明显的优势。此外，JESD204B接口可提供更高效率的传输，因此适于作为模拟数字转换器或数字模拟转换器的传输接口。基于上述种种优点，JESD204B接口逐渐成为新的主流接口标准。

一般而言，JESD204B接口用以进行高速率的大量数据传输，而不会用来传输芯片间的控制信息或让芯片双方交换内部寄存器的状态信息。因此，配置有JESD204B接口的芯片通常还配置有另一个低速传输接口，以于芯片间传输一些控制信息或芯片内部寄存器的状态信息。上述的低速传输接口例如是内部整合电路(Inter-Integrated Circuit，I2C)接口或串行外围接口(Serial Peripheral Interface，SPI)界面等等。然而，基于在芯片内额外配置各式传输接口的需求，芯片的引脚数量也将随的增加。芯片的引脚数量将直接影响芯片的面积与制造成本，因此如何有效减少晶面的引脚数量为本领域技术人员所关心的议题之一。

【发明内容】

有鉴于此，本发明提供一种高速串行接口装置与其数据传输方法，其可减少芯片引脚并降低芯片整体面积。

本发明的一实施例提供一种高速串行接口装置，其包括信息处理电路、编码电路，以及高速串行接口电路。信息处理电路响应于一数据传输任务而产生第一配置信息，上述的数据传输任务用以存取另一高速串行接口装置的储存单元。编码电路耦接信息处理电路，对第一配置信息进行编码处理而产生第一编码配置命令。高速串行接口电路耦接编码电路，基于高速串行接口协议将第一编码配置命令嵌入至多个第一数据样本的控制位之中，并传送该多个第一数据样本所组成的多个第一帧至另一高速串行接口装置，以通过传送第一编码配置命令至另一高速串行接口装置而进行上述的数据传输任务。

于本发明的一实施例中，上述第一编码配置命令包括前导符、起始位、操作命令、目标地址，以及特定数据。

于本发明的一实施例中，当上述操作命令为读取命令时，第一编码配置命令的特定数据为读取序号。当上述操作命令为写回数据命令时，第一编码配置命令的特定数据为写回读数据。当上述操作命令为写入命令时，第一编码配置命令的特定数据为写入数据。

于本发明的一实施例中，上述前导符包括多个前导符位，每一前导符位为第一位值。上述起始位为第二位值，且第一位值相异于第二位值。

于本发明的一实施例中，上述操作命令包括多个命令位，并且上述目标地址包括多的地址位。上述特定数据包括多个特定数据位，并且上述前导符位的数量大于起始位的数量、操作位的数量、地址位的数量，以及特定数据位的数量的总和。

于本发明的一实施例中，上述高速串行接口电路从另一高速串行接口装置接收组成多个第二帧的多个第二数据样本，而高速串行接口装置更包括解码电路。解码电路耦接于信息处理单元与高速串行接口电路之间，通过高速串行接口电路获取各第二数据样本的控制位而获取第二编码配置命令，并对第二编码配置命令进行译码处理而提取第二配置信息。信息处理电路依据第二配置信息执行一操作，以进行高速串行接口装置发起的数据传输任务或进行另一高速串行接口装置发起的另一数据传输任务。