[发明专利]沟槽型功率器件及其制备方法

权利要求书

1.一种沟槽型功率器件，包括终端区和被所述终端区包围的元胞区；所述元胞区内包括多个元胞；所述元胞包括：

第一导电类型重掺杂的硅衬底；

第一导电类型轻掺杂的硅外延层，所述硅外延层形成于所述硅衬底表面；

第二导电类型阱区，形成于所述硅外延层的表面；

第一沟槽，贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第一沟槽内形成有屏蔽栅和主控制栅；所述主控制栅位于所述屏蔽栅两侧且位于所述屏蔽栅的上部；所述屏蔽栅和所述第一沟槽的侧壁及底部之间形成有氧化层；所述主控制栅和所述屏蔽栅、所述第一沟槽的侧壁之间形成有栅氧化层；

其特征在于，所述元胞还包括：

第二沟槽，贯穿所述第二导电类型阱区；所述第二沟槽与所述第一沟槽相交连通；所述第二沟槽的宽度小于所述第一沟槽的宽度；所述第二沟槽内形成有辅助控制栅；所述辅助控制栅与所述主控制栅相连；所述辅助控制栅和第二沟槽的侧壁之间形成有栅氧化层；以及

第一导电类型重掺杂的源区，形成于所述第二导电类型阱区的表面区域上且被所述第一沟槽和所述第二沟槽包围。

2.根据权利要求1所述的沟槽型功率器件，其特征在于，所述主控制栅贯穿所述第二导电类型阱区；所述辅助控制栅贯穿所述第二导电类型阱区。

3.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。

4.根据权利要求1所述的沟槽型功率器件，其特征在于，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。

5.根据权利要求1所述的沟槽型功率器件，其特征在于，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。

6.一种沟槽型功率器件的制备方法，包括：

提供第一导电类型重掺杂的硅衬底；

在所述硅衬底表面形成第一导电类型轻掺杂的硅外延层；

在所述硅外延层表面形成第二导电类型阱区；

刻蚀形成第一沟槽和第二沟槽；所述第一沟槽的宽度大于所述第二沟道的宽度；所述第二沟槽与所述第一沟槽相交连通；所述第一沟槽贯穿所述第二导电类型阱区且延伸至所述硅外延层；所述第二沟槽贯穿所述第二导电类型阱区；

进行沟槽氧化制备得到氧化层；所述氧化层覆盖所述第一沟槽的侧壁且将所述第二沟槽填充满；

对所述第一沟槽进行多晶硅填充；

对多晶硅进行回刻制备得到屏蔽栅；

对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除；

在器件表面制备栅氧化层；

进行栅多晶硅填充并回刻，在第一沟槽内得到主控制栅并在第二沟槽内得到辅助控制栅；所述辅助控制栅与所述主控制栅相连；以及

在所述第二导电类型阱区的表面形成第一导电类型重掺杂的源区。

7.根据权利要求6所述的方法，其特征在于，在所述对所述氧化层进行腐蚀以将所述第二沟槽内的氧化层去除且将屏蔽栅上部两侧的氧化层去除的步骤中，形成的空腔贯穿所述第二导电类型阱区。

8.根据权利要求6所述的方法，其特征在于，所述屏蔽栅的深度大于等于2微米；所述主控制栅的深度和所述辅助控制栅的深度均大于等于1微米。

9.根据权利要求6所述的方法，其特征在于，所述屏蔽栅的上表面介于所述源区的上表面和所述第二导电类型阱区的上表面之间。

10.根据权利要求6所述的方法，其特征在于，所述第二沟槽与所述第一沟槽相交连通呈“井”字格或“品”字格。