[发明专利]测试系统

说明书

本发明提供了一种测试系统。所述测试系统包括电路板以及电子装置。所述电路板包括待测装置、联合测试(JTAG)接口，以及扫描链电路。扫描链电路包含多个扫描链，且耦接至待测装置以及联合测试接口，其中每一扫描链包括多个扫描D型触发器。电子装置耦接联合测试行动小接口，以对待测装置进行测试。

技术领域

本发明主要涉及扫描测试(Scan testing)技术，特别涉及通过联合测试(JointTest Action Group，JTAG)接口进行芯片的扫描测试的扫描测试技术。

背景技术

在集成电路(IC))制造工艺里，皆存在着去伪存真的需要，所以需要使用集成电路自动测试系统(Automatic Test System)检测集成电路功能的完整性，筛选残次品，防止进入下道工序，确保集成电路生产制造品质，减少冗余的制造费用。

集成电路自动测试系统的功能之一是进行扫描测试(Scan testing)，扫描测试是一种在集成电路上配置扫描链(scan chain)检测集成电路内部逻辑关系的测试方法，例如检测集成电路内部是否存在短路、开路、延迟等。

图1是使用集成电路自动测试系统的方块图，如图1所示，该测试系统100包括电路板101，待测集成电路103以及集成电路自动测试机(Automatic Test Equipment,ATE)105。待测集成电路103置于电路板101之上，通过电路板101的多个数据接口104与集成电路自动测试机105相连，并行读取集成电路自动测试机105输出的测试指令，并自所述多个数据接口104并行输出扫描测试结果。

然而，集成电路自动测试系统极其复杂昂贵且需要在固定场地与测试环境使用专用计算机，因此在需要进行扫描测试的待测集成电路较多的情况下，影响集成电路设计生产周期，因此需要开发一种能够兼容但不完全依赖集成电路自动测试系统的扫描测试功能的另一扫描测试系统。

发明内容

有鉴于上述问题，本发明提供了一种兼容联合测试(JTAG)接口进行集成电路扫描测试的测试系统。

根据本发明的实施例，所述测试系统，兼容联合测试模式和集成电路自动测试模式，该测试系统包括处理器，接口转换器，以及电路板，其中处理器通过接口转换器与电路板实现数据交换。该电路板包括联合测试接口，集成电路自动测试系统接口，第一寄存链电路，第二寄存链电路，待测集成电路；以及扫描链电路。

根据本发明的一实施例，当该测试系统处于联合测试模式，电路板包括的第一寄存链电路选择来自联合测试接口的数据，输出至上述扫描链电路和上述待测集成电路，以及电路板包括的第二寄存链电路，也将自所述扫描链电路获得的测试数据向所述联合测试接口输出。

根据本发明的一实施例，当该测试系统处于集成电路自动测试模式，该第一寄存链电路选择从集成电路自动测试系统接口接收数据，输出至上述扫描链电路和上述待测集成电路，以及第二寄存链电路也向所述集成电路自动测试系统接口输出所述第二数据。

根据本发明的一实施例，处理器接收扫描测试结果，判断待测集成电路内部是否有故障点，当处理器判断待测集成电路没有故障点，判断待测集成电路为合格电路。

根据本发明的一实施例，当处理器判断待测集成电路有故障点，判断待测集成电路为故障电路，处理器根据扫描测试结果溯源至所述待测集成电路，生成一模型，并标注故障点位置，以便用户决定是否修理。

关于本发明其他附加的特征与优点，本领域技术人员在不脱离本发明的精神和范围内，应当可根据本案实施例中所公开的测试系统，做些许的更动与润饰而得到。

附图说明

图1是使用集成电路自动测试系统100的方块图。

图2是本发明的一实施例所述的测试系统200的方块图。