[发明专利]具有插塞的半导体器件及其形成方法

说明书

一种具有插塞的半导体器件及其形成方法，该器件包括：半导体衬底，半导体衬底内形成有待电连接元件；位于半导体衬底上的介电层，介电层内形成有露出待电连接元件的通孔；位于通孔内的导电层，覆盖通孔的侧壁以及待电连接元件，并形成有凹槽，导电层的上表面低于通孔的开口；填充通孔并覆盖导电层的金属层。通过在通孔的下端形成具有凹槽的导电层，使得通孔的上端侧壁以及导电层的表面围成上宽下窄的孔，因而提高了金属层填充通孔的能力，使得插塞不易形成空洞、缝隙等缺陷。这样一来，不仅避免了插塞阻值过高的问题，而且避免了用于形成插塞的化学机械研磨工艺中的研磨液残留在插塞的空洞、缝隙内腐蚀插塞，从而影响半导体器件可靠性的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种具有插塞的半导体器件及其形成方法。

背景技术

如图1所示，晶体管包括半导体衬底1、位于半导体衬底1上的栅极2、源极3和漏极4，源极3、漏极4分别位于栅极2两侧的半导体衬底1内。层间介电层5覆盖在半导体衬底1上，并形成有露出源极3、漏极4的通孔6，通过形成覆盖层间介电层5的上表面并填充通孔6的金属层然后对该金属层进行化学机械研磨，可以形成与源极3、漏极4电连接的插塞7。

随着集成电路工艺节点不断缩小，通孔6的尺寸越来越小，金属填充通孔6的能力越来越差，以致插塞7内容易形成空洞、缝隙等缺陷。插塞7内的空洞、缝隙不仅会导致插塞7的阻值高，而且，当空洞、缝隙形成在插塞7的上表面时，用来形成插塞7的化学机械研磨工艺中的研磨液会残留在插塞7的空洞、缝隙内，并逐渐腐蚀插塞7，从而影响半导体器件的可靠性。

发明内容

本发明要解决的技术问题：现有半导体器件中的插塞易形成空洞、缝隙等缺陷，不仅导致插塞的阻值高，而且用于形成插塞的化学机械研磨工艺中的研磨液易残留在插塞的空洞、缝隙内，并逐渐腐蚀插塞，从而影响半导体器件的可靠性。

为了解决上述问题，本发明的一个实施例提供了一种具有插塞的半导体器件，其包括：半导体衬底，所述半导体衬底内形成有待电连接元件；位于所述半导体衬底上的介电层，所述介电层内形成有露出所述待电连接元件的通孔；位于所述通孔内的导电层，覆盖所述通孔的侧壁以及所述待电连接元件，并形成有凹槽，所述导电层的上表面低于所述通孔的开口；填充所述通孔并覆盖所述导电层的金属层。

可选地，所述导电层的高度与所述通孔的深度之比为1：5至1：2。

可选地，所述导电层包括：

覆盖所述待电连接元件的金属硅化物层；

覆盖所述通孔的下端侧壁的金属材料层，所述金属材料层用于与硅反应生成所述金属硅化物层。

可选地，所述金属硅化物层包括TiSi_x，所述金属材料层包括Ti层和覆盖在所述Ti层上的TiN层。

可选地，所述金属层包括钨。

可选地，所述插塞为接触插塞。

可选地，所述待电连接元件为晶体管的源极和/或漏极。

可选地，所述晶体管为鳍式场效应晶体管。

可选地，所述鳍式场效应晶体管包括鳍部和栅极结构，所述栅极结构位于所述鳍部之上，所述源极、漏极包括位于所述鳍部内的凹槽以及填充于所述凹槽内的半导体材料。

为了解决上述问题，本发明的另一个实施例提供了一种具有插塞的半导体器件的形成方法，其包括：提供半导体衬底，所述半导体衬底内形成有待电连接元件；在所述半导体衬底上形成介电层，所述介电层内形成有露出所述待电连接元件的通孔；在所述通孔内形成导电层，所述导电层覆盖所述通孔的侧壁以及所述待电连接元件，并形成有凹槽，所述导电层的上表面低于所述通孔的开口；向所述通孔内填充金属层以形成所述插塞，所述金属层覆盖所述导电层。