[发明专利]检测低压阱区和高压阱区混接的方法

说明书

本发明提供的一种检测低压阱区和高压阱区混接的方法，包括：获取电路版图，所述电路版图具有低压阱区和高压阱区；判断所述低压阱区中是否具有器件；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。本发明中，当低压阱区中具有器件时，可以直接通过电路检查检测低压阱区与高压阱区是否存在混接，低压阱区中不具有器件时，通过判断金属互连线的连接将低压阱区和高压阱区之间连接错误检测出来，避免流片失效风险。

技术领域

本发明涉及半导体集成电路技术领域，尤其涉及一种检测低压阱区和高压阱区混接的方法。

背景技术

电子设计自动化(Electronic Design Automation，EDA)意指使用计算机来设计及仿真集成电路上的电子电路的性能，EDA已经进展到可处理苛求复杂的半导体集成电路设计工作。在已设计出的集成电路且实体上已将该电路布局好之后，需测试验证该集成电路是否正确地工作。现有的集成电路设计中，可以通过EDA检测出电路各部件之间的连接关系。

在器件制造过程中，对器件进行版图设计，根据版图进行工艺制造，在工艺制造过程中，由于各种工艺设备、工艺条件的偏差等原因，造成器件的结构与版图设计之间存在出入，例如，对阱区进行连接后段制造过程中，会出现低压阱区混接了高压阱区的高电位的问题，引起器件击穿等问题。

发明内容

本发明的目的在于，提供一种检测低压阱区和高压阱区混接的方法，解决现有技术不能检测低压阱区和高压阱区的技术问题。

为解决上述技术问题，本发明提供一种检测低压阱区和高压阱区混接的方法，包括：

获取电路版图，所述电路版图具有低压阱区和高压阱区；

判断所述低压阱区中是否具有器件；

当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若同层的金属互连线存在电性连接，则所述低压阱区与所述高压阱区混接。

可选的，所述低压阱区为N型阱区。

可选的，所述高压阱区为N型阱区。

可选的，所述低压阱区与所述高压阱区彼此相邻，并在物理上分隔开。

可选的，判断所述低压阱区中是否具有器件时，若所述低压阱区中有源区与多晶硅具有重叠，则所述低压阱区中具有器件；若所述低压阱区中有源区与多晶硅不具有重叠，则所述低压阱区中不具有器件。

可选的，当所述低压阱区内具有器件时，仿真该电路版图的电流，当电流大于标准电流时，所述低压阱区与所述高压阱区混接。

可选的，所述低压阱区内具有PMOS晶体管，且所述低压阱区作为PMOS晶体管的衬底接出。

可选的，所述低压阱区上具有3～6层金属互连线，相邻层的金属互连线之间通过通孔电性连接。

可选的，所述高压阱区上具有3～6层金属互连线，相邻层的金属互连线之间通过通孔电性连接。

与现有技术相比，本发明的检测低压阱区和高压阱区混接的方法中，当所述低压阱区内具有器件时，仿真电路版图的电流，当电流比标准电流大时，所述低压阱区与所述高压阱区混接；当所述低压阱区内无器件时，检测所述低压阱区上的金属互连线与所述高压阱区上的金属互连线之间是否存在电性连接，若存在电性连接，则所述低压阱区与所述高压阱区混接。本发明中，当低压阱区中具有器件时，可以直接通过电路检查检测低压阱区与高压阱区是否存在混接，低压阱区中不具有器件时，通过判断金属互连线的连接将低压阱区和高压阱区之间连接错误检测出来，避免流片失效风险。

附图说明