[发明专利]多重图形及半导体器件的制造方法

说明书

本发明提供一种多重图形及半导体器件的制造方法，通过一次光刻刻蚀工艺刻蚀硬掩膜层形成第一图形，然后通过原位自生工艺和选择性去除工艺，可以在所述第一图形的基础上形成多重图形，由此省略了现有的双重曝光技术中的第二次光刻刻蚀工艺，从而可以将第二次光刻刻蚀工艺的成本节约下来，并避免第二次光刻刻蚀工艺造成的图形缺陷以及返工问题，最终制造出更小线宽的半导体器件。

技术领域

本发明涉及集成电路制造技术领域，尤其涉及一种多重图形及半导体器件的制造方法。

背景技术

随着集成电路设计的最小线宽和间距的不断缩小，当曝光线条的特征尺寸接近于曝光系统的理论分辨极限时，光刻成像就会发生严重的畸变，从而导致光刻图形质量的严重下降。双重曝光(Double Pattern)技术和自对准四重图形(SAQP：Self-alignedQuadruple Patterning)技术的应用，可以大大减小光学邻近效应的影响，并减轻单模收缩(single pattern shrinkage)的问题，实现更小的图形特征尺寸(Critical dimension，CD)。

然而上述的双重曝光(Double Pattern)技术和自对准四重图形曝光(SAQP：Self-aligned Quadruple Patterning)技术，工艺复杂，成本高，而且当集成电路芯片工艺进入到7nm及以下节点后，应用这些技术后的光刻后尺寸(ADI CD)不能像以前预期的那样进一步降低，无法满足制程线宽进一步微缩的要求。

发明内容

本发明的目的在于一种多重图形及半导体器件的制造方法，能够降低成本，减少工序，满足制程线宽的进一步微缩要求。

为了实现上述目的，本发明提供一种多重图形的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底表面上依次形成硬掩膜层以及图案化光刻胶层；

以所述图案化光刻胶层为掩膜，刻蚀所述硬掩膜层，以形成第一图形；

采用原位自生工艺在所述第一图形的侧壁上形成预定厚度的侧墙；

去除所述第一图形，以形成多重图形。

可选的，所述原位自生工艺采用的气体包含氢气和/或氩气。

可选的，所述硬掩膜层包含掺杂剂，所述原位自生工艺为原位析出工艺，采用原位析出工艺使所述第一图形的侧壁上析出所述掺杂剂以形成所述侧墙。

可选的，所述掺杂的掩膜层中的掺杂剂为过渡金属元素或者非金属元素。

可选的，所述过渡金属元素包括镁(Mg)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、银(Ag)和锌(Zn)中的至少一种。所述非金属元素包括氮(N)、碳(C)、硼(B)和磷(P)中的至少一种。

可选的，所述原位自生工艺为原位掺杂工艺或者原位外延生长工艺，采用原位掺杂工艺或者原位外延生长工艺使所述第一图形的侧壁上形成所述预定厚度的侧墙。

可选的，所述硬掩膜层的材料为多晶硅、非晶硅、纯金属、合金或金属化合物。

可选的，所述纯金属为铜、铝、金、银、钽、钛、镍或钨，所述合金包括铜、铝、金、银、钽、钛、镍和钨中的两种以上。

可选的，所述金属化合物为金属氮化物、金属氧化物、金属碳化物、金属硅化物、金属硼化物或金属磷化物。

可选的，所述侧墙的材料为氧化物、碳化物、氮化物、硼化物、硅化物、磷化物或金属。