[发明专利]一种素域Fp下的SM2椭圆曲线公钥加密算法的硬件实现系统在审
申请号: | 201710551879.2 | 申请日: | 2017-07-07 |
公开(公告)号: | CN107294720A | 公开(公告)日: | 2017-10-24 |
发明(设计)人: | 王丽雪;熊晓明 | 申请(专利权)人: | 广东工业大学 |
主分类号: | H04L9/30 | 分类号: | H04L9/30 |
代理公司: | 广东广信君达律师事务所44329 | 代理人: | 杨晓松 |
地址: | 510062 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 fp sm2 椭圆 曲线 加密算法 硬件 实现 系统 | ||
1.一种素域Fp下的SM2椭圆曲线公钥加密算法的硬件实现系统,该系统可以对传输的消息进行加密和解密,该系统所用到的模块包括:SM2主控模块、SM2解析模块、加密控制模块、解密控制模块、上层复选模块、随机数生成模块、运算控制模块、比特串处理模块、密钥派生模块、杂凑模块、下层复选模块、点乘运算模块、异或运算模块、比特串转换模块、比特串拼接模块,其特征在于:
所述SM2主控模块:用于与所述SM2解析模块进行通信,进而调用加密控制模块和解密控制模块对消息进行加密和解密;
所述SM2解析模块:用于解析所述SM2主控模块发出的命令,确定系统当前时间要实现的是消息加密还是消息解密功能,并将进行消息加密的命令发送给所述加密控制模块,将进行消息解密的命令发送给解密控制模块;
所述加密控制模块:用于在收到所述SM2解析模块发送的进行消息加密的命令后,与所述上层复选模块进行通信,通过所述上层复选模块调用所述随机数生成模块、所述运算控制模块、所述比特串处理模块、所述密钥派生模块、所述杂凑模块,通过所述下层复选模块调用所述点乘运算模块、所述异或运算模块、所述比特串转换模块、所述比特串拼接模块,对消息进行加密;
所述解密控制模块:用于在收到所述SM2解析模块发送的进行消息解密的命令后,与所述上层复选模块进行通信,通过所述上层复选模块调用所述随机数生成模块、所述运算控制模块、所述比特串处理模块、所述密钥派生模块、所述杂凑模块,通过所述下层复选模块调用所述点乘运算模块、所述异或运算模块、所述比特串转换模块、所述比特串拼接模块,对消息进行解密;
所述上层复选模块:用于当系统要进行消息加密时,所述加密控制模块与所述上层复选模块进行通信,通过所述上层复选模块调用所述随机数生成模块、所述运算控制模块、所述比特串处理模块、所述密钥派生模块、所述杂凑模块进行消息加密,当系统要进行消息解密时,所述解密控制模块与所述上层复选模块进行通信,通过所述上层复选模块调用所述随机数生成模块、所述运算控制模块、所述比特串处理模块、所述密钥派生模块、所述杂凑模块进行消息解密;
所述随机数生成模块:用于生成随机数k∈[1,n-1];
所述运算控制模块:用于通过所述下层复选模块来调用所述点乘运算模块和所述异或运算模块,完成点乘运算和异或运算;
所述比特串处理模块:用于通过所述下层复选模块来调用所述比特串转换模块和所述比特串拼接模块,完成比特串转换和比特串拼接;
所述密钥派生模块:用于进行密钥派生运算,生成密钥数据比特串;
所述杂凑模块:用于采用SM3密码杂凑算法,进行密码杂凑运算,产生相应的杂凑值;
所述下层复选模块:用于当系统要进行点乘运算和异或运算时,所述运算控制模块与所述下层复选模块通信,通过所述下层复选模块调用所述点乘运算模块和所述异或运算模块,完成点乘运算和异或运算;当系统要进行比特串转换和比特串拼接时,所述比特串处理模块与所述下层复选模块通信,通过所述下层复选模块调用所述比特串转换模块和所述比特串拼接模块,完成比特串转换和比特串拼接;
所述点乘运算模块:用于完成消息加密和消息解密过程中所需的点乘运算;
所述异或运算模块:用于完成消息加密和解密过程中所需的异或运算;
所述比特串转换模块:用于将椭圆曲线上的点转换为与之相对应的比特串,将比特串转换为椭圆曲线上与之相对应的点;
所述比特串拼接模块:用于将两个以上的比特串进行拼接,使之成为一个比特串。
2.如权利要求1所述的系统,其特征在于:在系统的设计过程中,采用了高层次的模块化方法,按照硬件占用资源少、成本低、系统运行速度快,结构简单、易实现的原则,将系统进行了合理的划分,具体划分为所述SM2主控模块、所述SM2解析模块、所述加密控制模块、所述解密控制模块、所述上层复选模块、所述随机数生成模块、所述运算控制模块、所述比特串处理模块、所述密钥派生模块、所述杂凑模块、所述下层复选模块、所述点乘运算模块、所述异或运算模块、所述比特串转换模块、所述比特串拼接模块,每个模块可实现相应的功能。
3.如权利要求1所述的系统,其特征在于:所述比特串拼接模块采用首尾依次相接进行拼接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东工业大学,未经广东工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710551879.2/1.html,转载请声明来源钻瓜专利网。