[发明专利]实体层电路、时钟恢复电路与其频偏纠正方法

权利要求书

1.一种时钟恢复电路，包含：

一鉴相器，接收依据一采样时钟信号采样的一均衡化采样信号以于多个时间窗口分别计算多个相位差；

一环路滤波器，电连接于该鉴相器，其系依据该等相位差而于该等时间窗口对应产生多个环路脉冲；

一自由转动电路，用以产生多个自由转动脉冲；

一输出电路，电连接于该环路滤波器及该自由转动电路，用以接收该等环路脉冲及该等自由转动脉冲，并根据该等环路脉冲及该等自由转动脉冲分别产生对应的多个相位移动脉冲；及

一控制器，电连接于该自由转动电路及该输出电路，根据该输出电路在该等时间窗口中的一先前时间窗口的期间所产生的该等相位移动脉冲而计算一第一累积频偏纠正量，

其中，该自由转动电路在该等时间窗口中的一当前时间窗口的期间，依据该第一累积频偏纠正量而周期性产生该等自由转动脉冲，该当前时间窗口在该先前时间窗口之后，

其中，该采样时钟信号依据该输出电路产生的该等相位移动脉冲而更新。

2.如权利要求1所述的时钟恢复电路，其特征在于，该先前时间窗口为一初始时间窗口，该自由转动电路于该初始时间窗口的期间为禁能而不产生该等自由转动脉冲，该控制器于该初始时间窗口的期间结束后致能该自由转动电路。

3.如权利要求1所述的时钟恢复电路，其特征在于，该控制器电连接该鉴相器，且该控制器根据在该当前时间窗口的期间所产生的该等相位移动脉冲而计算一第二累积频偏纠正量，并依一预设差值门槛比对该第二累积频偏纠正量与该第一累积频偏纠正量间的一差值，其中当该差值不大于该预设差值门槛时，该控制器输出一鉴相器控制信号以禁能该鉴相器并进入一最后校正期间。

4.如权利要求3所述的时钟恢复电路，其特征在于，更包含：

一跨越电路，电连接于该控制器及该输出电路，其系于该最后校正期间接收该控制器输出的至少一跨越电路控制信号，以产生并输出至少一个跨越脉冲到该输出电路，其中该输出电路更根据该至少一个跨越脉冲产生对应的该等相位移动脉冲。

5.如权利要求4所述的时钟恢复电路，其特征在于，该控制器判断一均衡器已收敛时，输出该鉴相器控制信号以致能该鉴相器并结束该最后校正期间。

6.如权利要求3所述的时钟恢复电路，其特征在于，该控制器累计经历的该等时间窗口的个数，若该当前时间窗口的期间结束时，累计的该等时间窗口的个数到达一临限次数且该差值大于该预设差值门槛，该自由转动电路于该当前时间窗口的次一个该等时间窗口的期间依据一预设估测值而周期性产生该等自由转动脉冲，且该控制器重新累计经历的该等时间窗口的个数。

7.如权利要求6所述的时钟恢复电路，其特征在于，该控制器判断经历的该等时间窗口的个数到达该临限次数且该差值大于该预设差值门槛的一逾时次数，当该逾时次数为1，该预设估测值为一第一预设估测值，以及当该逾时次数大于1，该预设估测值为一第二预设估测值，且该第一预设估测值异于该第二预设估测值。