[发明专利]薄膜、其形成方法及其形成的栅极导电层有效
申请号: | 201710553097.2 | 申请日: | 2017-07-07 |
公开(公告)号: | CN107204285B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/285 | 分类号: | H01L21/285;H01L29/49 |
代理公司: | 上海思微知识产权代理事务所(普通合伙)31237 | 代理人: | 智云 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜 形成 方法 及其 栅极 导电 | ||
1.一种薄膜的形成方法,其特征在于,包括:
提供一衬底;及
在所述衬底上形成m层薄膜子层以及n层催化膜,所述薄膜子层和所述催化膜交替形成,且所述催化膜是通过对所述薄膜子层进行催化工艺形成,所述薄膜子层的厚度小于所述薄膜的厚度的1/4,所述催化膜的厚度小于所述薄膜子层的厚度的1/10,且所述催化膜的厚度介于0.1纳米~2.0纳米,在所述薄膜子层和所述催化膜形成之后,所述催化膜用于阻止所述薄膜子层中晶粒的生长,所述薄膜子层中晶粒尺寸为0.5nm~3nm,其中,n为大于等于1的正整数,m为选自于n与n+1其中之一的正整数;
对所述薄膜进行离子注入,使所述薄膜子层为掺质型薄膜子层。
2.如权利要求1所述的薄膜的形成方法,其特征在于,采用化学气相沉积法形成所述薄膜子层,所述薄膜子层的每一层厚度介于10纳米~25纳米。
3.如权利要求1所述的薄膜的形成方法,其特征在于,所述薄膜子层具有相同单元厚度的m层,所述催化膜具有相同单元厚度的n层。
4.如权利要求1所述的薄膜的形成方法,其特征在于,所述薄膜为硅薄膜,所述薄膜子层为硅薄膜子层,采用低压化学气相沉积法形成所述薄膜子层,反应气体包含选自于甲硅烷(SiH4)与乙硅烷(Si2H6)所构成群组的其中之一,形成所述薄膜子层的反应腔室的温度范围为400℃~650℃,压强范围为80Pa~200Pa。
5.如权利要求1所述的薄膜的形成方法,其特征在于,所述催化工艺中采用的催化气体包含选自于氮气(N2)、氯气(Cl2)、水蒸气(H2O)、氧气(O2)及乙烯(C2H4)所构成群组的其中之一,形成所述催化膜的反应腔室的温度范围为400℃~650℃,压强范围为80Pa~200Pa。
6.如权利要求1所述的薄膜的形成方法,其特征在于,形成所述薄膜子层的反应腔室与形成所述催化膜的反应腔室为同一腔室。
7.一种薄膜,其特征在于,包括:
一衬底;及
在所述衬底上形成的m层薄膜子层以及n层催化膜,所述薄膜子层和所述催化膜交替形成,且所述催化膜是通过对所述薄膜子层进行催化工艺形成,所述薄膜子层的厚度小于所述薄膜的厚度的1/4,所述催化膜的厚度小于所述薄膜子层的厚度的1/10,且所述催化膜的厚度介于0.1纳米~2.0纳米,所述催化膜用于阻止所述薄膜子层中晶粒的生长,所述薄膜子层中晶粒尺寸为0.5nm~3nm,用于阻止所述薄膜子层中晶粒的生长,其中,n为大于等于1的正整数,m为选自于n与n+1其中之一的正整数;并且所述薄膜子层为经离子注入的掺质型薄膜子层。
8.如权利要求7所述的薄膜,其特征在于,所述薄膜子层的每一层厚度介于10纳米~25纳米。
9.如权利要求8所述的薄膜,其特征在于,所述催化膜为氧化膜。
10.一种栅极导电层,其特征在于,包含如权利要求7所述的薄膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710553097.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动拽边丝机构
- 下一篇:半导体装置的制造方法及半导体装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造