[发明专利]模拟-数字转换器电路

说明书

一种模拟‑数字转换器电路包括：第一模拟‑数字转换器级，包括第一逐次逼近寄存器电路，其被配置成将当前模拟输入信号转换成与当前数字输出信号的最高有效位部分对应的第一数字信号、并产生与当前模拟输入信号与第一数字信号之间的电压值差对应的残余电压；第二模拟‑数字转换器级，耦合至第一模拟‑数字转换器级并包括放大器电路，所述放大器电路被配置成放大残余电压；以及第三模拟‑数字转换器级，耦合至第二模拟‑数字转换器级并包括第二逐次逼近寄存器电路，其被配置成，当第一逐次逼近寄存器电路接收到下一模拟输入信号时，将放大的残余电压转换成与当前数字输出信号的最低有效位部分对应的第二数字信号。

技术领域

本专利文件中阐述的技术大体上涉及转换器技术，且更具体来说涉及一种模拟-数字转换器电路。

背景技术

模拟-数字转换器(analog-to-digital converter，ADC)是将模拟信号转换成数字数据的电路元件。举例来说，数字数据可包括若干不同的数字码(digital code)、且每一所述数字码可对应于模拟信号的唯一电压或电流电平。

互补金属氧化物半导体(complementary metal-oxide semiconductor，CMOS)技术的进步已极大地提高了通常需要模拟-数字转换器作为接口的系统(例如，系统芯片(system-on-chip，SOC)电路)的性能。随着这种系统的性能持续提高，模拟-数字转换的性能变得更加重要，这是因为模拟-数字转换开始成为性能以及功耗的系统瓶颈。除了关心功耗之外，在以这种规模化CMOS技术设计模拟-数字转换器时面临的某些挑战包括例如分辨率更高、更高的取样速率导致的更高的带宽等。

发明内容

本发明实施例公开一种模拟-数字转换器电路。模拟-数字转换器电路包括第一模拟-数字转换器级、第二模拟-数字转换器级、以及第三模拟-数字转换器级。第一模拟-数字转换器级包括第一逐次逼近寄存器电路，所述第一逐次逼近寄存器电路被配置成将当前模拟输入信号转换成与当前数字输出信号的最高有效位部分对应的第一数字信号、并产生与所述当前模拟输入信号与所述第一数字信号之间的电压值差对应的残余电压。第二模拟-数字转换器级耦合至所述第一模拟-数字转换器级，所述第二模拟-数字转换器级包括放大器电路，所述放大器电路被配置成放大所述残余电压。第三模拟-数字转换器级耦合至所述第二模拟-数字转换器级，所述第三模拟-数字转换器级包括第二逐次逼近寄存器电路，所述第二逐次逼近寄存器电路被配置成，当所述第一逐次逼近寄存器电路接收到下一模拟输入信号时，将所述放大的残余电压转换成与所述当前数字输出信号的最低有效位部分对应的第二数字信号。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各个方面。应注意，各种特征未必按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1说明根据某些实施例的混合模拟-数字转换器(ADC)的示例性方块图。

图2A说明根据某些实施例的图1所示混合模拟-数字转换器的第一逐次逼近寄存器(successive approximation register，SAR)电路的快速模拟-数字转换器(fastanalog-to-digital converter，FADC)的示例性电路图。

图2B说明根据某些实施例的图1所示混合模拟-数字转换器的第一逐次逼近寄存器电路的残余数字-模拟转换器(residue digital-to-analog converter，RDAC)的示例性电路图。

图3A说明根据某些实施例的图1所示混合模拟-数字转换器的残余放大器(residue amplifier，RA)电路的示例性电路图。

图3B说明根据某些实施例的图3A所示残余放大器电路的电流源的示例性电路图。

图4说明根据某些实施例的图1所示混合模拟-数字转换器的第二逐次逼近寄存器电路的示例性电路图。