[发明专利]制作半导体装置的方法

说明书

本揭示内容描述多个使用图案化光刻/蚀刻操作以多重金属填隙(multi‑metal gap fill)形成自对准互连的方法。举例来说，方法包括形成于介电层上的第一图案结构及第二图案结构。第一图案结构及第二图案结构各包括一对间隙壁及介于间隙壁间的中央部分。于介电层中形成自对准于介于第一图案结构及第二图案结构间的空间的第一开口。于第一开口中沉积第一导电材料。移除第二图案结构的中央部分以形成于介电层上方且介于第二图案结构的此对间隙壁间的空隙。于介电层中形成自对准于空隙的第二开口。并且沉积第二导电材料于第二开口中。

技术领域

本揭示内容涉及一种半导体装置及其制作方法。

背景技术

光刻对准偏差(Misalignment)可为在后段制程(Back End of the Line，BEOL)金属化制程中出现图案化缺陷的原因。这样的图案化缺陷可包括线路和垂直互连通路(vertical interconnect access，via)不连续，而对于产品可靠性和晶圆产率有负面影响。

发明内容

本揭示内容提供一种制作半导体装置的方法，包括以下步骤，提供基板；形成介电层于基板上；形成第一图案结构及第二图案结构于介电层上，其中第一图案结构及第二图案结构各包括第一间隙壁、第二间隙壁及介于第一间隙壁及第二间隙壁间的中央部分；形成第一开口于介电层中，其中第一开口自对准于介于第一图案结构及第二图案结构间的空间；设置第一导电材料于第一开口中；移除第二图案结构的中央部分以形成空隙于介电层上方且介于第二图案结构的第一间隙壁及第二间隙壁间；形成第二开口于介电层中，其中第二开口自对准于空隙；以及设置第二导电材料于第二开口中，其中第二导电材料与第一导电材料不同。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

当结合附图进行阅读时，通过以下详细说明最好地理解本揭示内容。应该强调的是，根据工业中的惯用做法，多种特征未按比例绘制并且仅用于说明的目的。事实上，为了论述清楚起见，多种特征的尺寸可以任意地增加或减小。

图1根据一些实施方式的例示性结构的剖视图；

图2绘示根据一些实施方式在已沉积并图案化光阻层后的结构的剖视图；

图3绘示根据一些实施方式在已通过自对准蚀刻制程部分蚀刻出开口后的结构的剖视图；

图4绘示根据一些实施方式在已藉由自对准蚀刻制程蚀刻出一或多个开口后的结构的剖视图；

图5绘示根据一些实施方式在导电材料填满多个开口后的结构的剖视图；

图6绘示根据一些实施方式在部分移除多个图案后及已沉积并图案化光阻层后的结构的剖视图；

图7绘示根据一些实施方式在已藉由自对准蚀刻制程部分蚀刻出开口后的结构的剖视图；

图8绘示根据一些实施方式在已藉由自对准蚀刻制程蚀刻出一或多个开口后的结构的剖视图；

图9绘示根据一些实施方式在导电材料填满多个开口后的结构的剖视图；

图10根据一些实施方式的例示性互连层的剖视图；

图11根据一些实施方式自对准互连、多重金属填隙的例示性图案化制作方法的流程图。

其中，附图标记 100：结构

105：图案结构

110：芯轴

120：第一间隙壁

122：第二间隙壁

125：距离

130、150：蚀刻终止层