[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201710566906.3 申请日: 2017-07-12
公开(公告)号: CN107623005B 公开(公告)日: 2020-11-13
发明(设计)人: 曹淳凯;施宏霖;刘珀玮;杨舜升;黄文铎;才永轩;杨世匡 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/11526 分类号: H01L27/11526
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【权利要求书】:

1.一种制造半导体器件的方法,包括:

在衬底上方形成非易失性存储器的第一堆叠结构和第二堆叠结构;

在所述第一堆叠结构和所述第二堆叠结构上方形成导电材料层;

在所述导电材料层上方形成平坦化层;

在所述平坦化层上方形成掩模图案;

通过使用所述掩模图案作为蚀刻掩模图案化所述平坦化层;以及

通过将经过图案化的所述平坦化层作为蚀刻掩模来图案化所述导电材料层,从而形成介于所述第一堆叠结构和所述第二堆叠结构之间的擦除栅极线并且形成第一字线和第二字线,使得顺序布置所述第一字线、所述第一堆叠结构、所述擦除栅极线、所述第二堆叠结构和所述第二字线,

其中,所述第一字线和所述第二字线中的至少一个的上表面包括第一基部、第二基部和突出于所述第一基部、所述第二基部且位于所述第一基部和所述第二基部之间的突起,所述突起从所述衬底处测得的最高点高于所述第一基部和所述第二基部从所述衬底处测得的高度,并且所述第二基部的顶面位于所述突起的最高点和所述第一基部的顶面之间。

2.根据权利要求1所述的制造半导体器件的方法,其中,自上而下观看时,形成的所述掩模图案没有与所述第一堆叠结构和所述第二堆叠结构重合。

3.根据权利要求2所述的制造半导体器件的方法,其中,所述第一堆叠结构和所述第二堆叠结构以及所述掩模图案在第一方向上延伸并且被布置为互相平行。

4.根据权利要求1所述的制造半导体器件的方法,其中,

所述掩模图案包括第一掩模图案和第二掩模图案,以及

在将形成所述第一字线的区域之上形成所述第一掩模图案,以及

在将形成所述第二字线的区域之上形成所述第二掩模图案。

5.根据权利要求4所述的制造半导体器件的方法,其中,没有掩模图案形成在所述第一堆叠结构和所述第二堆叠结构之间的区域之上,其中,所述擦除栅极线将形成在所述区域之上。

6.根据权利要求1所述的制造半导体器件的方法,其中,

所述突起自所述衬底的高度高于所述擦除栅极线自所述衬底的高度。

7.根据权利要求1所述的制造半导体器件的方法,其中,

所述第一堆叠结构和所述第二堆叠结构中每一个包括自衬底顺序堆叠的第一绝缘层、浮置栅极、第二绝缘层、控制栅极和第三绝缘层;以及

所述第二绝缘层包括氧化硅-氮化硅-氧化硅膜。

8.根据权利要求7所述的制造半导体器件的方法,其中,

所述突起自所述衬底的高度高于所述第三绝缘层自所述衬底的高度。

9.根据权利要求1所述的制造半导体器件的方法,其中,

所述平坦化层包括底层和上层,以及

所述底层被形成为覆盖所述导电材料层。

10.根据权利要求9所述的制造半导体器件的方法,其中,所述底层包括介电材料,该介电材料包括硅、氧和碳。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710566906.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top