[发明专利]一种数模混合的时间数字转换电路

权利要求书

1.一种数模混合的时间数字转换电路，其特征在于，包括三角波产生电路、粗计数部分和细计数部分，所述三角波产生电路用于产生三角波信号(SAW)；

所述粗计数部分包括第一比较器、第二比较器、SR锁存器和计数器，所述第一比较器的同相输入端连接第一定值电压(VL)，其反向输入端连接所述三角波信号(SAW)，其输出端连接所述SR锁存器的S输入端；所述第二比较器的同相输入端连接所述三角波信号(SAW)，其反相输入端连接第二定值电压(VH)，其输出端连接所述SR锁存器的R输入端；所述SR锁存器的Q输出端输出周期信号(Q_DEC)并连接所述计数器的时钟信号输入端；所述计数器的控制端连接结束信号(STOP)，其输出端输出粗计数结果；

所述细计数部分包括采样模块和缓冲器模块，所述采样模块的输入端连接所述三角波信号(SAW)，其控制端连接所述结束信号(STOP)，其输出端通过缓冲器模块后输出细计数结果；

所述三角波产生电路包括连接所述SR锁存器QN输出端的第一控制端和连接开始信号(START)的第二控制端。

2.根据权利要求1所述的数模混合的时间数字转换电路，其特征在于，所述三角波产生电路包括第一电流源、第二电流源、第一开关电路、第二开关电路和第一电容，所述第一开关电路连接在第一电流源和第一电容之间，其控制端连接开始信号(START)；所述第二开关电路连接在第一电流源和第二电流源之间，其控制端连接所述SR锁存器的QN输出端。

3.根据权利要求1所述的数模混合的时间数字转换电路，其特征在于，所述采样模块包括源极跟随器、第二电容和第三开关电路，所述源极跟随器的栅极作为所述采样模块的输入端，其漏极接电源电压，其源极接地；所述第二电容一端接地，另一端作为所述采样模块的输出端并通过第三开关电路与源极跟随器的源极连接，所述第三开关电路的控制端连接结束信号(STOP)。