[发明专利]数字信号处理图像识别系统及识别方法

说明书

技术领域

本发明涉及单片机领域，具体涉及一种数字信号处理图像识别系统。

背景技术

于变动的环境中对图像进行识别处理要求具有很好的实时性，能对数据进行及时处理。现有视频监控方案中一般是采用CCD摄像头、视频解码芯片、FPGA/CPLD的分析后输出高低电平的模式实现。其中视频解码芯片用来对CCD摄像头采集的模拟信号进行AD转换，FPGA/CPLD对数据采集，最终对数据进行处理控制于输出。这种方案开发周期长、成本高、可更改性差。

发明内容

为解决现有技术的视频监控方案开发周期长、成本高、可更改性差的技术问题，本发明提供一种解决上述问题的数字信号处理图像识别系统。

一种数字信号处理图像识别系统，包括视频采集设备、视频解码芯片、第一可编程器件、第二可编程器件、第一存储设备、数字信号处理器、第二存储设备、通用端口；

所述视频采集设备采集并输出模拟信号；

所述模拟信号输入至所述所述视频解码芯片，解码后输出8位YCrCb 4:2:2格式的视频数据；

所述视频数据输入至所述第一可编程器件，所述第一可编程器件设有格式转换模块，转换后输出RGB格式的视频数据，记为二级视频数据；

所述二级视频数据输入至所述第二可编程器件，所述第二可编程器件设有图像截取模块，截取所述二级视频数据中部分像素进行输出，记为像素数据；

所述第一存储设备在所述第二可编程器件控制下缓存数据；

所述通用端口包括输入模块和输出模块，所述像素数据经由所述输入模块输入至所述数字信号处理器，所述数字信号处理器设有图像处理模块，统计所述像素数据中每一灰度值的像素的数量、每一灰度值的像素所占比例，统计结束后通过所述输出模块输出电平；

所述第二存储设备在所述数字信号处理器控制下缓存数据。

在本发明提供的数字信号处理图像识别系统的一种较佳实施例中，所述视频解码芯片设有时钟模块，输出所述视频数据的同时，还包括行同步信号、场同步信号、奇偶场标志信号等时序信号。

在本发明提供的数字信号处理图像识别系统的一种较佳实施例中，所述图像截取模块配合所述时序信号，截取所述二级视频数据中部分像素。

在本发明提供的数字信号处理图像识别系统的一种较佳实施例中，所述第一可编程器件和所述第二可编程器件均还设有通讯模块，所述通讯模块接收对所述第一可编程器件和所述第二可编程器件的控制命令。

在本发明提供的数字信号处理图像识别系统的一种较佳实施例中，所述通讯模块还调取所述像素数据，生成并输出图像。

在本发明提供的数字信号处理图像识别系统的一种较佳实施例中，所述第一存储设备包括二个随机存储器和只读存储器，在所述第二可编程器件控制下缓存数据；

所述第二存储设备包括随机存储器和只读存储器，在所述数字信号处理器控制下缓存数据。

相较于现有技术，本发明提供的所述数字信号处理图像识别系统利用FPGA截取部分图像于DSP中完成灰度直方图分析，有效减少了数据处理过程中的运算量，使整个处理系统的构建趋于简化，降低了开发成本。由此也增快了响应速度，保证处理过程的实时性。

附图说明

图1是本发明提供的数字信号处理图像识别系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。

请参阅图1，是本发明提供的数字信号处理图像识别系统1的结构示意图。

所述数字信号处理图像识别系统1包括摄像头11、视频解码芯片12、第一FPGA器件13、第二FPGA器件14、三个SRAM存储器15、二个FLASH存储器51、DSP处理器16、GPIO端口17。

所述视频解码芯片12还设有时钟模块21；所述第一FPGA器件13设有格式转换模块31、第一UART模块32；所述第二FPGA器件14设有图像截取模块41、第二UART模块42；所述DSP处理器16设有图像处理模块61；所述GPIO端口17设有输入模块71和输出模块72。

具体实施时，所述视频采集设备11采集并输出模拟信号。

所述模拟信号输入至所述所述视频解码芯片12，解码后输出8位YcrCb 4:2:2格式的视频数据。