[发明专利]电容、埋电容电路板及其制造方法

说明书

技术领域

本发明涉及电容、埋电容电路板及其制造方法。

背景技术

随着电子产品趋向轻薄、高频和多功能方向发展，电路集成度越来越高，相应的集成电路接脚和线路布局越来越多，导致噪音随之增大。为了消除噪音或做电性补偿，可在半导体封装结构中增加无源器件以消除噪音和稳定电路。例如，电容具有储存电荷的作用，可将高频噪音以能量暂存方式予以吸收，从而降低系统电源波动，保证信号传输的完整性。

增加电容方式之一是用SMT表面贴装技术将无源器件整合在基板上，但容易产生阻抗、信号串扰，且占据大量表面贴装面积，不符合电子产品日益严格的轻薄短小要求。

另外一种是将电容埋入封装基板或PCB电路板中，这种称为埋电容（埋入式电容器）。埋入电容的基板或电路板制造主要包括三项关键技术：电容埋入技术、内部互连技术和所用的埋电容技术。埋电容的两侧是金属层，中间是“高介电常数(Dk)、低介质损耗”的介质层，通常10μm-25μm厚，大大提升电容量，能帮助电源供电系统去耦和滤波，降低系统功率分布的阻抗和高频电路的共振效应。主要应用在高速数据传输/通讯设备、服务器、计算机、测试测量、医疗、打印机、显示器、军事领域以及手持式电子产品行业。

对于相同的电压、频率和电容量，电容的发热性决定于介电损耗，要求埋电容具有较低的介电损耗。不论是电路板SMT表面贴装的电容，还是在电路板的内芯设置的埋入电容，都追求更高、更稳定的电容量。要使电容量增大，可改变三个因素：1)使电容电极表面积增大；2)使介电层厚度减小；3)使介电层介电常数Dk增大。增大电容电极表面积，不符合电路板轻薄短小发展趋势；因此，减薄介电层厚度(≤25μm)、提高介电常数Dk、低介电损耗是今后埋电容的发展方向。

对于减薄介电层厚度，有报道绝缘层不使用玻纤材料，采用树脂涂覆在铜箔上的方式，既提高可靠性、也能够降低绝缘介质厚度至25μm。有报道使用“溅射、CVD、阳极氧化”等方法，将1μm以下的绝缘高Dk介质(SiO₂或陶瓷颗粒等)附着在厚铜箔上，薄绝缘介质的厚度减少至极限1μm以下，可明显增加埋容材料的电容量，但由于介电层太薄、容易脆和折损，可加工性和可靠性较差，在埋电容应用领域受到限制。

另一方面，在保证材料较低的介电损耗和可加工性前提下，尽可能提高绝缘介电常数Dk，这对埋电容是件很困难的事。

埋电容的制造工艺通常分为三种：

1)丝网印刷：将绝缘油墨或高Dk材料印刷于铜箔上，固化后再在其上丝网印刷导电油墨等形成另一层铜电极，制成电容。丝网印刷工艺简单、低成本，但所制出的埋入电容值分散性较大，电容值精度控制较差。

2)1μm以下薄膜介质法：有报道使用溅射、CVD、阳极氧化等方法，将1μm以下的绝缘高Dk介质(一般为无机陶瓷材料)附着在厚铜箔或半导体硅片上，接近800ºC高温煅烧而成，薄绝缘介质的厚度减至极致，再制作另一金属电极；该工艺因薄介电质，可明显增加电容量，但由于介电层太薄、可加工性和可靠性较差(介电薄层高温煅烧容易产生细微龟裂或气泡，电容器容易泄漏电流、绝缘耐电压性能下降)，在埋电容领域应用受到限制。