[发明专利]具有多个传输通道的数据传输系统及测试传输数据的方法有效
申请号: | 201710575290.6 | 申请日: | 2017-07-14 |
公开(公告)号: | CN107947873B | 公开(公告)日: | 2020-12-18 |
发明(设计)人: | 黄敏淳 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H04B17/17 | 分类号: | H04B17/17;H04B1/04 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 任静;许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 传输 通道 数据传输 系统 测试 数据 方法 | ||
1.一种包括分别构成多个传输通道的多个数据发射器的数据传输系统,其中,所述多个数据发射器中的每个包括:
串行器,其被配置为将并行输入数据转换为串行输出数据,以及被配置为输出串行输出数据;
输出信号储存电路,其被配置为储存从串行器输出的串行输出数据;
时钟发生器,所述时钟发生器被配置为产生同步时钟信号、串行器驱动时钟信号以及测试读取时钟信号;
数据读出模式发生器,其被配置为在测试操作期间产生用于测试目的的数据使能信号和并行数据;
其中,输出信号储存电路包括:
第一D触发器和第二D触发器,所述第一D触发器和所述第二D触发器被配置为接收从串行器输出的串行输出数据;
第一组D触发器,其被配置为依次移位并输出第一D触发器的输出信号;以及
第二组D触发器,其被配置为依次移位并输出第二D触发器的输出信号;
其中,所述多个数据发射器中的每个还包括D触发器,所述D触发器同步于同步时钟信号和数据使能信号来将其输出信号施加到第一D触发器、第二D触发器、第一组D触发器以及第二组D触发器。
2.如权利要求1所述的数据传输系统,其中,使用移位寄存器来实现输出信号储存电路。
3.如权利要求1所述的数据传输系统,其中,移位寄存器还包括反相器,所述反相器将从时钟发生器输出的串行器驱动时钟信号反相,以及输出串行器驱动时钟信号的反相信号。
4.如权利要求3所述的数据传输系统,其中,第一D触发器和第一组D触发器同步于串行器驱动时钟信号来操作,而第二D触发器和第二组D触发器同步于反相器的输出信号来操作。
5.如权利要求4所述的数据传输系统,还包括:
数据源,其被配置为在正常操作期间产生期望被传输的并行数据,
其中,数据读出模式发生器和数据源构成数据发生器。
6.如权利要求5所述的数据传输系统,其中,当数据使能信号是高电平信号时,输出信号储存电路储存从串行器输出的串行输出数据。
7.如权利要求1所述的数据传输系统,其中,同步于所述D触发器的输出信号来输出第一D触发器、第二D触发器、第一组D触发器以及第二组D触发器的输出信号。
8.如权利要求7所述的数据传输系统,还包括比较电路,所述比较电路被配置为接收并比较包括在所述多个数据发射器中的输出信号储存电路的输出信号。
9.如权利要求8所述的数据传输系统,其中,比较电路包括:
移位寄存器,其被配置为储存并移位所述多个数据发射器的输出数据;以及
比较器,其被配置为将所述多个数据发射器的输出数据进行比较。
10.如权利要求9所述的数据传输系统,其中,比较器包括多个比较逻辑电路以及对所述多个比较逻辑电路的输出信号执行或运算的或门,并且所述多个比较逻辑电路将所述多个数据发射器的输出数据的逻辑电平组合进行比较。
11.如权利要求10所述的数据传输系统,其中,包括在比较电路中的移位寄存器的输出数据包括第一输出数据至第M输出数据,其中“M”是等于或大于2的自然数,第一输出数据至第M输出数据中的每个具有第一比特位数据至第N比特位数据,其中“N”是等于或大于2的自然数,以及其中,所述多个比较逻辑电路中的每个包括:
多个异或门,其将第一输出数据的第一比特位至第N比特位的特定顺序比特位位置中的一个比特位与第二输出数据至第M输出数据的与第一输出数据的所述一个比特位相同顺序的比特位位置中的比特位进行比较;以及
或门,其对所述多个异或门的输出信号执行或运算。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710575290.6/1.html,转载请声明来源钻瓜专利网。