[发明专利]加工半导体晶片的方法和覆盖半导体晶片的保护覆盖件

说明书

根据不同的实施方式，方法能够包括：加工半导体晶片(102，202)，所述半导体晶片具有第一主工艺侧(102t)和第二主工艺侧(102b)，所述第二主工艺侧与所述第一主工艺侧(102t)相对置；其中半导体晶片(102，202)在第一主工艺侧(102t)上具有至少一个电路区域(102s)，所述电路区域具有至少一个电子电路。根据不同的实施方式，用于加工半导体晶片(102，202)的方法能够包括：形成至少部分地包围至少一个电路区域(102s)的加固结构(106)，所述加固结构加固半导体晶片(102，202)，其中加固结构(106)至少在至少一个电路区域(102s)的一部分之上具有留空部(106a)；从第二主工艺侧(102b)起打薄具有加固结构(106)的半导体晶片(102，202)。

技术领域

本发明涉及一种用于加工一个半导体晶片或多个半导体晶片的方法和用于覆盖半导体晶片的保护覆盖件。

背景技术

通常，在半导体技术中，能够在晶片(或者衬底或载体)中和/或在晶片上对半导体芯片(也称作为集成电路、IC、芯片或微芯片)进行工艺处理、分割和嵌入。制成的芯片(例如嵌入的集成电路)能够安装在载体中或载体上并且被接触，以便提供特定的功能，例如开关电流。为了降低芯片的电阻损失，这尤其在高电流下减小其功率消耗，芯片整体上能够尽可能薄地制造，使得穿过芯片的竖直的电流路径尽可能短。为了制造这种芯片，需要相应薄的晶片，例如用于制造金属氧化物半导体场效应晶体管(MOSFET)、具有绝缘栅电极的双级型晶体管(也称作为IGBT，英文“insulated-gate bipolar transistor”)或者发射极控制的二极管(也称作为Emcon二极管，快恢复二极管，英文“emitter controlled diode”)。

对相应薄的晶片的加工能够展现特别的要求，因为所述晶片极其敏感并且不能够机械负荷。因此通常加固薄的晶片，以便抵抗薄的晶片由于其变形造成的损坏。例如能够需要加固薄的芯片，而其后侧被打薄成期望的厚度。其他的工艺、即例如运输晶片或清洁晶片同样能够需要加固。

通常，为了加固晶片选择性地打磨其后侧，使得保留晶片的边缘(例如也称作为后侧的支撑环)，所述边缘包围晶片的打薄的区域。替选地或附加地，晶片在打薄期间或在打薄之后以其前侧粘贴到平面的载体上，所述晶片和所述载体共同地形成粘贴的叠层。

当然，仅以大的耗费防止：用于粘贴晶片的前侧的粘胶与电子电路直接接触。因此，通常应用如下粘胶，所述粘胶能够容易地再次脱离，使得尽可能避免电子电路的损坏，所述电子电路位于晶片的前侧上。尽管如此，不能够避免前侧由粘胶润湿，并且即使可容易脱离的粘胶仅以显著的耗费才能无残余地移除。这通过基于聚合物的粘胶实现，然而，所述粘胶限制粘贴的叠层所能够经受的温度(例如限制于小于200℃)。同样地，可容易地再次脱离的粘胶增大叠层过早脱离的危险。

粘贴的叠层使对晶片的后侧的化学机械的抛光变难或者使得其基本上是不可行的。特别地，叠层的非平面的后侧使其进一步加工变难，并且例如当应用晶片夹时，需要其他的留空部。

发明内容

根据不同的实施方式，提供一种方法和一种保护覆盖件，所述方法和所述保护覆盖件简化一个半导体晶片或多个半导体晶片的加工。直观地，例如通过如下方式能够基本上避免半导体晶片的设置有一个或每个电子电路(也称作半导体电路或集成电路)的电路区域与粘胶接触：将环形的加固结构设置在平坦的载体和所述或每个电路之间。加固结构能够直观地设计为间隔保持件，使得能够避免平坦的载体和/或粘结剂与所述或每个电路接触。

根据不同的实施方式，通过应用填充体，能够提供附加的加固作用，所述填充体附加地支撑由于间隔保持件而凹陷的电路区域。填充体能够直观地提供面状的加固作用，所述加固作用将尽可能小的力施加到电路区域上。例如，电路区域能够没有或保持没有粘结剂。换言之，填充体能够将电路区域与平坦的载体机械耦联。