[发明专利]一种用于数字加速度计基础电容补偿电路

权利要求书

1.一种用于数字加速度计基础电容补偿电路，其特征在于，所述补偿电路包括：

加速度计敏感结构、开关电容积分器、基础电容补偿阵列、载波信号发生电路、输出共模检测模块、数模转换器D/A1和D/A2、加法器add1和add2；其中，加速度计敏感结构的检测端口Vst连接到加法器add1的输入正端口，检测端口Vsb连接到加法器add2输入负端口；载波信号发生电路与加速度计敏感结构的Vctr端连接，基础电容补偿阵列连接在加速度计敏感结构的检测端Vst与Vsb；输出共模检测模块的输入连接开关电容积分器的正负输出端，输出共模检测模块输出连接D/A1和D/A2，D/A1的输出连接加法器add1的输入负端口，D/A2的输出连接加法器add2的输入负端口；加法器add1的输出连接开关电容积分器的正输入端口，加法器add2的输出连接开关电容积分器的负输入端口。

2.根据权利要求1所述的用于数字加速度计基础电容补偿电路，其特征在于，加速度计敏感结构用于将外界加速度信号转换为电容的变化量；开关电容积分器用于对输入的差值信号积分；载波信号发生电路用于产生方波信号对加速度计敏感结构电容进行充放电；基础电容补偿阵列用于补偿加速度计敏感结构的基础电容；输出共模检测用于检测开关电容积分器的输出共模量；D/A1和D/A2用于将开关电容积分器的输出共模量反馈到开关电容积分器的输入；add1和add2用于加法器完成电荷的加减运算并将求和得到的结果送入开关电容积分器。

3.根据权利要求1所述的用于数字加速度计基础电容补偿电路，其特征在于，其中，所述补偿电路具体包括：模块①、模块②、模块③；

模块①包括加速度计敏感结构、开关电容积分器和载波信号发生电路，具体包括：运放AMP1，开关S1、…、S6，参考电压Vref输入端、加速度计敏感结构电容Cs1、Cs2，积分器电容Cf1、Cf2；

模块②包括基础电容补偿阵列和载波信号发生电路，具体包括：补偿电容阵列Cc1、Cc2，开关S7、S8；

模块③包括输出共模检测、数模转换器D/A1和D/A2和加法器add1和add2，其具体包括：运放AMP2，开关S9、…、S18，反馈电容Cfb1、Cfb2和电荷加法器电容C1、C2、C3。

4.根据权利要求3所述的用于数字加速度计基础电容补偿电路，其特征在于，运放AMP1与开关S1、…、S6和电容Cs1、Cs2、Cf2、Cf1构成开关电容积分器；开关S7、S8与补偿电容阵列Cc1、Cc2构成基础电容补偿阵列；运放AMP2与开关S9、…、S18和电容C1、C2、C3、Cfb1、Cfb2构成输入共模补偿电路。

5.根据权利要求3所述的用于数字加速度计基础电容补偿电路，其特征在于，加速度计敏感结构模块的检测端口Vst连接到加法器add1的输入正端口，Vsb连接到加法器add2输入负端口；载波信号发生电路连接加速度计敏感结构的Vctr端；基础电容补偿阵列连接在加速度计敏感结构的检测端Vst与Vsb之间；输出共模检测的输入连接开关电容积分器的正负输出端；输出共模检测的输出连接一位D/A1和D/A2，D/A1的输出连接加法器add1的输入负端口，D/A2的输出连接加法器add2的输入负端口；加法器add1的输出连接开关电容积分器的正输入端口，加法器add2的输出连接开关电容积分器的负输入端口。

6.根据权利要求3所述的用于数字加速度计基础电容补偿电路，其特征在于，开关S1一端连接参考电压Vref端，另一端连接到节点C；开关S2一端链接到节点C，一端连接到电路的共模地或者地；电容Cs1连接在节点C与节点A之间，电容Cs2连接在节点C与节点B之间，开关S4连接在节点A与共模地之间，开关S3连接在节点B与共模地之间；开关S5连接在节点A与运放AMP1的负输入端之间，开关S6连接在节点B与运放AMP1正输入端之间；积分电容Cf1连接在运放AMP1的正输入端与负输出端之间，Cf2连接在运放AMP1的负输入端与正输出端之间。