[发明专利]基于延迟锁相的时钟占空比稳定电路

权利要求书

1.一种基于延迟锁相的时钟占空比稳定电路，其特征在于，包括：

延迟单元，与时钟信号输入端连接，用于对时钟输入信号进行相位延迟；

逻辑运算单元，其输入端与延迟单元的输出端连接，用于对相位延迟的信号进行相位检测；

电荷泵，其输入端与逻辑运算单元的输出端连接，用于产生与相位差关联的电压信号；

压控延迟线单元，用于调节相位；

输出缓冲器，其输入端与逻辑运算单元的输出端连接，用于输出时钟信号；

滤波电路，用于滤除所述电压信号中的高频信号；

偏置电路，用于为电荷泵和压控延迟线单元提供偏置电压；

所述延迟单元包括第一延迟单元和第二延迟单元，所述逻辑运算单元包括第一逻辑运算单元、第二逻辑运算单元和第三逻辑运算单元，所述第一逻辑运算单元和第二逻辑运算单元为与逻辑单元，第三逻辑运算单元为或逻辑单元；

所述第一延迟单元的输入端和第二延迟单元输入端分别与时钟信号输入端连接，第一延迟单元的输出端与第一逻辑运算单元的第二输入端连接，第二延迟单元的输出端与第二逻辑运算单元的第二输入端连接，所述第一逻辑运算单元的第一输入端与第二逻辑运算单元的第一输入端连接，第一逻辑运算单元的输出端与压控延迟线单元的第一输入端连接，第二逻辑运算单元的输出端与第三逻辑运算单元的第一输入端连接，第三逻辑运算单元的输出端分别与电荷泵单元的第一输入端和输出缓冲器的输入端连接。

2.根据权利要求1所述的基于延迟锁相的时钟占空比稳定电路，其特征在于：所述电荷泵单元的输出端与滤波电路的输入端连接，滤波电路的输出端与压控延迟线单元的第二输入端连接，偏置电路的第一输出端与压控延迟线的第三输入端连接，偏置电路的第二输出端口与电荷泵单元的第二输入端连接。

3.根据权利要求2所述的基于延迟锁相的时钟占空比稳定电路，其特征在于：所述第一延迟单元对时钟信号进行奇数次相位延迟，所述第二延迟单元对时钟信号进行偶数次相位延迟。

4.根据权利要求2所述的基于延迟锁相的时钟占空比稳定电路，其特征在于：所述压控延迟线单元包括偶数个级联的压控延迟线子单元，用于在电压控制下进行相位延迟，所述压控延迟线子单元包括第一反相器、第一NMOS管、第二NMOS管、第三NMOS管和第一PMOS管，所述第一反相器的输入端为压控延迟线的输入端，所述第一反相器的输出端分别与第一PMOS管的栅极和第一NMOS管的栅极连接，第一PMOS管的源极与电源线连接，第一PMOS 管的漏极与第一NMOS管的漏极连接并作为压控延迟线的输出端口，第二NMOS管的漏极和第三NMOS管的漏极分别与第一NMOS管的源极连接，第二NMOS管的栅极与滤波电路连接，第三NMOS管的栅极与偏置电路第一输出端连接，第二NMOS管的源极和第三NMOS管的源极分别与地线连接；通过控制第二NMOS管和第三MOS管的栅极电压，调节输入信号的上升和下降时间。

5.根据权利要求2所述的基于延迟锁相的时钟占空比稳定电路，其特征在于：所述电荷泵包括第二反相器、第三反相器、运算放大器、第四NMOS管、第二PMOS管、第一传输门、第二传输门、第三传输门、第四传输门和第五传输门，所述第三逻辑运算单元的输出端与第二反相器的输入端连接，第二反相器的输出端分别与第三反相器的输入端和第一传输门的输入端连接，第三反相器的输出端分别与第二传输门的栅极负端口、第三传输门的栅极正端口、第四传输门的栅极正端口和第五传输门的栅极负端口连接，第一传输门的输出端分别与第二传输门的栅极正端口、第三传输门的栅极负端口、第四传输门的栅极负端口、第五传输门的栅极正端口连接，第一个传输门的栅极负端口与地线相连接，第一传输门的栅极正端口与电源线连接，第二传输门输入端分别与第四传输门的输入端和第二PMOS管的漏极连接，第二传输门的输出端分别与第三传输门的输入端、运算放大器的输出端和运算放大器的输入负端口连接，第四传输门的输出端分别与第五传输门的输入端、运算放大器的输入正端和滤波电路输入端连接，第三传输门的输出端分别与第五传输门的输出端和第四NMOS管的漏极连接，第二PMOS管的源极接电源线，第四NMOS管的源极接地线，第二PMOS管的栅极和第四NMOS管的栅极分别与偏置电路连接。