[发明专利]一种串行通信接口拓展电路

说明书

技术领域：

本发明涉及一种电路，特别是涉及到一种串行通信接口UART的拓展电路。

背景技术：

UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器）是一种通用异步收发的串行数据总线，其广泛应用于数据在串行通信与并行通信之间的转换，能够把并行的数据转化为串行的数据进行传输。根据UART传输协议，发送的起始信号为一个低电平，即逻辑“0”表示消息传输的开始，紧跟在起始位之后是传输的数据位，数据位的个数可以是4、5、6、7、8等，通常采用ASCII码，先传输数据的最低位，最后传输数据的最高位并依靠时钟定位。在数据位后面会加上一位奇偶校验位，使得“1”的位数为偶数则为偶校验，使得“1”的位数为奇数则为奇校验，用此方法来判断数据传输的正确性。最后是停止位的传输，它是一个字符数据的传输结束，它可以是1位、1.5位、2位的高电平，由于数据是在传输线上定时的，并且每一个设备有其自己的时钟，很可能在通信中两台设备之间出现了小小的不同步。因此停止位不仅仅是表示传输的结束，并且提供计算机校正时钟同步的机会。适用于停止位的位数越多，不同时钟同步的容忍程度越大，但是数据传输率同时也越慢。当数据线上没有资料传输的时候会一直处于逻辑“1”的状态，表示数据线处于空闲状态。

图1是现有技术的UART传输方式，UART传输数据的发送线和接收线是分开的，而且每根数据线上的传输方向是确定的只能沿一个方向进行传输，并且只支持一个主机和多个从机间进行数据传输，不能在主机和主机之间进行数据的传输。传统UART的另一个缺点就是数据不能进行长距离传输，当用UART进行长距离组网时，数据信号衰减较快。

发明内容：

本发明的目的在于提供一种串行通信接口UART的拓展电路，使原来的一主多从机制改变为多主多从机制，并增加传输的抗干扰性，可以增加系统的传输利用率。

本发明解决其技术问题所采用的技术方案是：一种串行通信接口UART的拓展电路，包括UART数据发送端TX、UART数据接收端RX、UART数据收发使能端EN、二输入或门、至少一个三态门、至少一个上拉电阻、电压比较器和反相器，所述二输入或门，其输出端与所述UART数据接收端RX相连接，其第一个输入端与所述UART数据发送接收使能端EN相连接，另外一个输入端与所述电压比较器的输出端相连接，所述三态门，其输入和输出端分别连接所述UART数据发送端TX和数据传输线BUSA；所述电压比较器，其输出端与所述二输入或门中的一个输入端相连接，其同相输入端与数据传输线BUSA相连接，其反相输入端与数据传输线BUSB相连接。

进一步的，所述上拉电阻一端与数据传输线BUSA相连接，另一端与电压V+相连接，所述反相器两端分别连接所述数据传输线BUSA和所述数据传输线BUSB。

进一步的，所述反相器的使能端直接与所述UART数据收发使能端EN连接。

所述数据传输线BUSA和所述数据传输线BUSB连接在一起，可使多个主机和从机进行数据传输。

进一步的，所述三态门和所述反相器使得所述UART数据发送端TX的数据传输到所述数据传输线BUSA和所述数据传输线BUSB上，并且所述数据传输线BUSA和所述数据传输线BUSB上逻辑信号始终相反。

进一步的，当主机发送数据的时候，所述UART数据发送接收使能端EN为高电平，所述二输入或门输出高电平，所述三态门的使能端为高电平逻辑。

进一步的，所述三态门处于正常工作状态将所述UART的发送数据传输所述数据传输线BUSA，所述UART数据发送端TX的逻辑电平与所述数据传输线BUSA上逻辑电平是相等的，所述数据传输线BUSA上的逻辑电平经过所述反相器的传输到达所述数据传输线BUSB，所述数据传输线BUSB得到一个与所述数据传输线BUSA完全反相的逻辑电平。

进一步的，当需要从总线上接收数据时，所述UART的收发使能端EN置为低电平，所述三态门的使能端为低电平，所述三态门输出为高阻态，所述数据传输线BUSA在上拉电阻的作用下置为高电平，所述数据传输线BUSA在反相器的作用下置为低电平。

进一步的，所述UART数据发送接收使能端EN为低电平，则所述UART输入端的逻辑电平与所述电压比较器的输出电平逻辑相同，当所述数据传输线BUSA上电压比所述数据传输线BUSB上电压大时，所述电压比较器输出为高电平，当述数据传输线BUSA上电压比所述数据传输线BUSB上电压小时，所述电压比较器输出的为逻辑低电平。