[发明专利]一种低压逆导FS‑IGBT的制备方法在审
申请号: | 201710599656.3 | 申请日: | 2017-07-21 |
公开(公告)号: | CN107293485A | 公开(公告)日: | 2017-10-24 |
发明(设计)人: | 陈万军;刘亚伟;夏云;刘承芳;陶宏;刘杰;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L29/739 |
代理公司: | 成都点睛专利代理事务所(普通合伙)51232 | 代理人: | 孙一峰 |
地址: | 611731 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 低压 fs igbt 制备 方法 | ||
技术领域
本发明属于半导体技术领域,具体的说是涉及一种低压逆导FS-IGBT的制备方法。
背景技术
逆导型IGBT是一种新型的IGBT器件,它同时集成了IGBT的原胞结构和FRD元胞结构,为器件的反向电流提供了通路。相对于传统的IGB器件,逆导型IGBT在成本和性能上都具有较大优势。
对比逆导IGBT和传统IGBT的差别在于,逆导型IGBT的P+集电区不是连续的,而是间断地引入N+短路区,逆导FS-IGBT的Pwell区、漂移区以及N buffer和N+短路区形成一个 PIN二极管结构,当IGBT承受反向的电压时,这个PIN二极管导通,为反向电流提供通路,当器件由正向导通状态转为关断状态时,逆导IGBT的N+短路区为过剩载流子提供有效的抽取通路,可以有效的降低器件的关断时间。
目前,逆导型IGBT的制备过程往往是先进行正面工艺,正面工艺完成后通常需要将硅片减薄至指定厚度后再进行背面光刻离子注入退火金属化等工艺,该制备工艺适用于中高压 FS-IGBT制备过程,但对于电压低于600V的FS-IGBT芯片的厚度在70um左右,在这么薄的硅片上进行背面光刻工艺的操作难度较大,一方面需要薄片设备,另一方面在这边过程中,稍有翘曲会引起碎片,制造成本较高,并且该工艺所用的晶圆尺寸将会受到限制,不利于该类芯片的产业化。
发明内容
本发明的目的在于针对上述低压逆导FS-IGBT制备中存在的问题,提出一种与现有常规生产工艺兼容,不许要专用薄片设备与双面曝光设备的制备方法。
此方法的基本思路,首先在成像平面内离散化表示回波数据,再根据成像分辨单元构造稀疏基以得到回波的稀疏表示,然后根据信号的数据缺失率构造适当的观测矩阵,把信号投影到更低维的空间上得到观测样本,通过行列堆叠获得一维数据,最后可利用多种重构算法重构出目标散射点分布并重排获得二维分布。
本发明的技术方案为:
如图1所示,一种低压逆导FS-IGBT制备方法,包括以下步骤:
A.在一块低电阻率高掺杂浓度的P型半导体硅片1上通过光刻离子注入N型杂质形成P 型区与N型区2交隔结构,N型区推结深度约为10um,注入剂量1014~1015个/cm2,退火温度1150~1200℃,退火时间100~300分钟。
B.在A步所形成的P型区与N型区交隔结构上外延N型缓冲层3,外延层厚度约为5um,外延层掺杂浓度约为1016~1018个/cm3。
C.在B步所形成的N型缓冲层上外延形成N型漂移区4,漂移区电阻率为70~200欧姆 *厘米,厚度为50~70um。
D.在C步形成的N型漂移区上完成IGBT正面工艺:包括:形成栅氧化层5、多晶硅层6、P阱7、N+发射区8、BPSG层9及正面金属层10。
E.减薄背面硅片至P型区与N型区交隔区,继续缓慢减薄硅片至设计厚度,注意保留部分P型区与N型区交隔结构。
F.在背面的P型区与N型区交隔结构上蒸发淀积金属层,形成FS-IGBT集电极。
本发明制备方法的关键点在于,工艺第A步中,P型区与N型区交隔结构是在原P型硅片表面上通过间隔注入N型杂质形成的;工艺第A步中,为保证所形成的P型区与N型区与后续步骤中淀积的金属层形成良好的欧姆接触,其表面掺杂浓度约为1018~1019个/cm3;工工艺第B步中,形成的FS-IGBT缓冲层是在P型区与N型区交隔结构上外延形成的,外延层掺杂浓度约为1016~1018个/cm3;工艺第c步中,FS-IGBT的N型漂移区是在N型缓冲层上持续外延形成的,外延形成的N型漂移区厚度为50~70um,漂移区电阻率为70~200欧姆*厘米;工艺第e步中,背面硅片应减薄至P型区与N型区交隔后继续减薄至设计厚度,但应保留部分P型区与N型区交隔结构;工艺第f步中,背面淀积的金属层是在减薄后保留的P型区与 N型区交隔结构上进行的,淀积金属厚度1.3um。
本发明的有益效果为,使用本发明的制备方法,芯片在制备过程中不需要背面光刻,以正面光刻代替了背面光刻,不需要使用双面曝光设备;器件的集电极N+短路区的制备是在在较厚的硅片上进行,无需专用的薄片工艺设备,能有有效的避免芯片在制备过程中由于硅片过薄引起的硅片翘曲、碎片等问题,提高器件的良品率,且与常规制备工艺兼容,可有有效地降低该类器件的制备成本。
附图说明
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710599656.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种转接板制造方法
- 下一篇:一种倒装芯片制备方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造