[发明专利]一种闪存制程差异的检测方法

说明书

技术领域

本发明涉及存储技术领域，特别是涉及一种闪存制程差异的检测方法。

背景技术

作为一种广泛使用的存储设备，闪存已经被广泛使用于嵌入式系统。目前嵌入式系统中闪存的发展主要依赖于尺寸的缩小、存储密度的增大(通过单个存储元比特个数的增加)或者通过堆叠更多的存储元(3D闪存)的方式实现存储的发展。然而闪存在制作过程中却存在明显的制程差异问题，其特征在于不同的存储元、闪存页和闪存块之间存在多种差异性导致闪存的性能和可靠性出现多种问题。比如不同的闪存块支持不同的擦写次数、不同的闪存页出现不同的读写速度特征等。由此导致嵌入式闪存的其应用过程中出现不同程度的性能和可靠性问题，给闪存的发展带来了严重的阻碍。闪存的制程差异还会随着闪存的发展不断恶化。特别对于低价格的嵌入式消费级闪存。由于其价格低廉，所以在选择芯片时更容易出现严重差异的芯片作为存储。

为了缓解闪存的制程差异对闪存性能和寿命带来的负面影响，需要对闪存的制程差异进行检测。针对这个问题，现有方法从多个方面提出制程差异的检测方法，包括闪存块的擦除时间、写性能以及数读出数据的出错比特个数等。这些方法能够解决闪存的制程差异的检测问题，然而需要较高的开销。擦除时间、写时间以及出错比特个数的统计均需要复杂的电路和时间开销。

另一方面，随着可靠性的下降的制程差异的加重，需要更强纠错能力的纠错码来保证数据可靠性。低密度奇偶校验码(Low-Density Parity-Check Code，LDPC)由于其较强的纠错能力，被广泛应用于当前的闪存存储系统中。闪存对数据进行读取时，首先在两个相邻电压状态之间设置一个读取电压读取，如图1所示。如果纠错之后校验成功，则读操作完成；反之，如果校验不成功，则在每两个相邻电压状态之间逐步增加读取电压执行读操作，并进行纠错和校验，直到成功读取出数据，读操作完成。当待读数据错误率较低时，仅需要较少的读取电压就能正确读出数据，而当待读数据错误率较高时，如图2所示，在两个相邻电压状态之间的读取电压数目大于1个，例如图2中的3个。因此，对于闪存中的数据，其可靠性决定读性能。数据可靠性越低，需要更多的读取电压，读操作性能越差。我们利用这一特性实现闪存块的可靠性检测。

发明内容

为了克服上述现有方法的不足，本发明提供一种闪存制程差异的检测方法，利用当时用LDPC作为纠错码时，读操作执行存在多级读取的特点进行制程差异的检测。

根据相邻电压状态之间可支持的最大读取电压数目N，若在相邻电压状态之间设置N个读取电压仍无法正确读取出数据，则读操作失败，该闪存块无法继续存储数据。在当前基于LDPC的闪存中，该最大数目为7。本发明根据相邻电压状态之间的最大读取电压数目，将闪存块分为N个可靠性级别，基于读性能的制程差异检测结果如图3所示。如果某个闪存块中的数据读操作需要在相邻电压状态之间设置i(1≤i≤N)个读取电压来保证正确解码，则该闪存块的可靠性级别为i。其中，闪存块中的不同页可能需要不同的读取电压数目，以最大的读取电压数目作为该闪存块的可靠性级别。

闪存的制程差异导致不同闪存块的可靠性以及性能存在差异，而闪存中存在多个影响数据可靠性和性能的因素，主要包括数据的保存时间和闪存块的擦除次数。首先，数据可靠性随着保存时间的增加而下降。为了最小化数据保存时间对制程差异检测的影响，本发明提出在闪存块完成数据的写入后立即读出数据，以读操作需要在相邻电压状态之间设置的读取电压数目作为闪存块可靠性的依据。其次，擦除操作给闪存块带来磨损，磨损的增加导致闪存块可靠性下降。而单次擦除操作导致的磨损极小，对闪存块可靠性的改变也极小。因此，本发明设置一个检测间隔，在闪存块每擦除k次之后进行一次制程差异检测，例如每100次擦除操作之后检测。

通过以上方法，我们仅需要在读操作执行时记录其所需的读取电压数目，在不增加额外开销和磨损的情况下，实现闪存块的可靠性检测。同时，在闪存块数据写入完成后立即执行检测，减少了保存时间对检测准确性的干扰；而间隔k次擦除操作执行一次检测操作，减少了检测所需要的额外开销，对闪存的访问性能影响极小，保证闪存的正常使用。

附图说明

本发明的附图说明如下：

图1为本发明背景技术中相邻电压状态1个读取电压的示意图；

图2为本发明背景技术中相邻电压状态多个读取电压的示意图；

图3为本发明的制程差异检测结果示意图；

图4为本发明制程差异的检测流程图。

具体实施方式