[发明专利]具有不同的伪字线的三维快闪存储器件和数据储存设备

说明书

本发明涉及一种具有不同的伪字线的三维快闪存储器件和数据储存设备。一种三维(3D)快闪存储器，包括：被布置在地选择线和最低主字线之间的第一伪字线，以及被布置在串选择线和最高主字线之间的具有不同的字线配置的第二伪字线。

本申请是申请日为2014年5月9日，申请号为“201410195246.9”，发明名称为“具有不同的伪字线的三维快闪存储器件和数据储存设备”的发明专利申请的分案申请。

本申请要求2013年5月10日向韩国知识产权局提交的第10-2013-0053212号韩国专利申请的优先权，其主题通过引用并入本文。

技术领域

本发明构思一般涉及半导体存储器件，而且更具体地，涉及三维(3D)快闪存储器件和包括3D快闪存储器件的数据储存设备。

背景技术

快闪存储器的持续集成提供了当代用户所需的卓越性能和成本竞争力。在可以通过具有二维(2D)结构的快闪存储器实现的增大的集成度方面存在限制。为了克服这样的限制，在许多应用中更频繁地使用3D快闪存储器。然而，使用3D快闪存储器不可避免包括增加的编程干扰效应的问题。

发明内容

本发明构思的实施例提供了三维快闪存储器件。

在一个实施例中，提供了具有沿垂直于衬底的方向排列的多个单元串的三维(3D)快闪存储器件。该3D快闪存储器件包括：第一单元串，其连接在位线和公共源极线之间，而且包括编程单元；第二单元串，其连接在所述位线和所述公共源极线之间，而且包括连接到与所述编程单元相同的字线的编程禁止单元；选择第一单元串的第一串选择线和选择第二单元串的第二串选择线；第一伪字线，其布置在地选择线和最低主字线之间；以及第二伪字线，其具有不同于第一伪字线的字线配置，而且布置在第一串选择线以及第二串选择线和最高主字线之间。

在另一个实施例中，提供了操作三维(3D)快闪存储器件的方法，其中3D快闪存储器件具有沿垂直于衬底的方向排列的多个单元串，而且该方法包括，在编程操作期间，使用包括第一数目的字线而且被布置在地选择线和最低主字线之间的第一伪字线，并且使用包括不同于第一数目的第二数目的字线的而且被布置在串选择线和最高主字线之间的第二伪字线，以减少编程禁止单元的升压沟道与位线之间存在的第一电场(Es)和升压沟道与公共源极线之间存在的第二电场(Eg)之间的电场差(Es-Eg)。

在又一个实施例中，提供了一种数据存储设备。该数据存储设备包括存储控制器，其控制具有沿垂直于衬底的方向排列的多个单元串的三维(3D)快闪存储器件。3D快闪存储器件包括：第一单元串，其连接在位线和公共源极线之间，而且包括编程单元；第二单元串，其连接在所述位线和所述公共源极线之间，而且包括连接到与所述编程单元相同的字线的编程禁止单元；选择第一单元串的第一串选择线和选择第二单元串的第二串选择线；第一伪字线，其布置在地选择线和最低主字线之间；以及第二伪字线，其具有不同于第一伪字线的字线配置，而且布置在第一串选择线以及第二串选择线和最高主字线之间。

附图说明

下文中参照附图描述本发明构思的某些实施例，在附图中：

图1是示出根据本发明构思的某些实施例的储存设备的框图；

图2是进一步示出图1的快闪存储器作为图例的框图；

图3是进一步示出图2的储存块BLK1的三维(3D)结构作为示例的立体图；

图4是图3的存储块BLK1的等效电路图；

图5是示出二维(2D)快闪存储器的储存块作为图例的电路图；

图6是示出图5的二维(2D)快闪存储器的编程偏置条件作为图例的电路图；

图7是描述包括二维(2D)快闪存储器中的编程禁止单元Q的单元串的升压电平的图；