[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧形成第一源漏掺杂层；在所述栅极结构两侧的第一源漏掺杂层表面形成第二源漏掺杂层，所述第一源漏掺杂层与栅极结构之间的间距小于所述第二源漏掺杂层与栅极结构之间的间距。其中，由于所述第一源漏掺杂层距离所述栅极结构较近，所述第一源漏掺杂层能够为沟道提供较大的应力，从而能够增加沟道载流子的迁移速率；此外，所述第二源漏掺杂层与栅极结构之间的间距较大，从而能够减小短沟道效应。因此，所述形成方法能够改善半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。

晶体管的结构包括：衬底；位于衬底上的栅极；位于栅极侧壁表面的侧墙；位于所述侧墙两侧衬底中的源漏掺杂层。为了增加晶体管沟道中载流子的迁移速率，现有的半导体的形成方法引入应变硅技术。所述应变硅技术就是使源漏掺杂层的晶格常数与衬底的晶格常数不相同，从而使源漏掺杂层对沟道产生应力，从而增加沟道中载流子的迁移速率。这就导致栅极、侧墙和源漏掺杂层构成电容器，所述电容器具有寄生电容。

现有技术形成的半导体结构很难同时满足晶体管对寄生电容较小，且沟道中载流子迁移速率较大的要求。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，能够简化半导体结构的形成工艺。

为解决上述问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构两侧形成第一源漏掺杂层，所述第一源漏掺杂层侧壁到相邻栅极结构侧壁的最小距离为第一距离；在所述栅极结构两侧的第一源漏掺杂层表面形成第二源漏掺杂层，所述第二源漏掺杂层侧壁到相邻栅极结构侧壁的最小距离为第二距离，所述第二距离大于第一距离。

可选的，形成所述第一源漏掺杂层之前，还包括：形成覆盖所述栅极结构侧壁的第一侧墙；所述第一源漏掺杂层位于所述第一侧墙两侧；形成所述第二源漏掺杂层之前，还包括：在所述第一源漏掺杂层上形成覆盖所述第一侧墙的第二侧墙，所述第二源漏掺杂层位于所述第二侧墙两侧。

可选的，所述第一源漏掺杂层位于所述栅极结构两侧的衬底表面。

可选的，形成所述第一源漏掺杂层的步骤包括：以所述栅极结构和第一侧墙为掩膜，在所述栅极结构两侧的衬底表面形成第一外延层；对所述第一外延层进行第一掺杂，形成所述第一源漏掺杂层；形成所述第二源漏掺杂层的步骤包括：以所述栅极结构、第一侧墙和第二侧墙为掩膜，在所述第二侧墙两侧的第一源漏掺杂层表面形成所述第二外延层；对所述第二外延层进行第二掺杂，形成所述第二源漏掺杂层。

可选的，还包括：对所述第一源漏掺杂层和第二源漏掺杂层进行退火处理。

可选的，所述第一源漏掺杂层位于所述栅极结构两侧的衬底中。

可选的，形成所述第一源漏掺杂层的步骤包括：以所述栅极结构和第一侧墙为掩膜，在所述栅极结构两侧的衬底中形成凹槽；在所述凹槽中形成第一外延层；对所述第一外延层进行第一掺杂，形成第一源漏掺杂层；形成所述第二源漏掺杂层的步骤包括：以所述栅极结构、第一侧墙和第二侧墙为掩膜，在所述第二侧墙两侧的第一源漏掺杂层表面形成所述第二外延层；对所述第二外延层进行第二掺杂，形成所述第二源漏掺杂层。

可选的，所述第一侧墙的厚度为2nm～10nm；所述第二侧墙的厚度为3nm～15mn。

可选的，所述第一侧墙和第二侧墙的材料为氮化硅、氧化硅、氮氧化硅、碳氧化硅或碳氮化硅。

可选的，所述第二源漏掺杂层顶部表面高于所述衬底表面。