[发明专利]3D交叉条非易失性存储器

说明书

介绍了用于非易失性存储器阵列的晶体无结型晶体管的半导体结构和方法。根据本公开的各个实施例提供了一种制造具有低热预算的单片3D交叉条非易失性存储器阵列的方法。该方法通过从晶种晶圆转移掺杂的晶体半导体材料的层以形成无结型晶体管的源极、漏极、和连接沟道来将晶体无结型晶体管并入非易失性存储器结构。本发明实施例涉及3D交叉条非易失性存储器。

技术领域

本发明实施例涉及3D交叉条非易失性存储器。

背景技术

非易失性存储器通常用于各种器件，诸如计算机。非易失性存储器是即使当其未接通电源时能够保留数据的一类内存存储器。非易失性存储器可以被电寻址。电寻址非易失性存储器的实例包括闪速存储器、电可编程只读存储器(EPROM)、以及电可擦除可编程只读存储器(EEPROM)。非易失性存储器的功能包括将信息编入其中，从其中读取信息，和/或具有从其中擦除信息。

非易失性存储电路通常包括电组件，诸如，例如，二极管、电容器、和电阻器，它们中的每个可以与晶体管结合以形成电路。

发明内容

根据本发明的一些实施例，提供了一种形成非易失性存储器单元的阵列的方法，包括：提供衬底，所述衬底具有上部介电层和设置在所述上部介电层下方的多个晶体管；在所述晶体管之上形成多层互连件；形成掺杂的晶体半导体层；在所述上部介电层上方设置所述掺杂的晶体半导体层；蚀刻所述掺杂的晶体半导体层以形成相对于所述衬底表面水平取向的多条纳米线；在所述多条纳米线上形成电荷捕获堆叠层；在所述电荷捕获堆叠层上形成多个栅电极；在所述多条纳米线的第一纳米线和所述多个晶体管的第一晶体管之间形成第一互连件；以及在所述多个栅电极的第一栅电极和所述多个晶体管的第二晶体管之间形成第二互连件；其中，所述衬底是块状晶圆。

根据本发明的另一些实施例，提供了一种形成基于无结型场效应晶体管(JLFET)的非易失性存储器的方法，包括：提供衬底，所述衬底具有第一介电层和设置在所述第一介电层下方的多个晶体管；在所述晶体管之上形成多层互连件；在所述第一介电层上设置掺杂的晶体半导体层；蚀刻所述掺杂的晶体半导体层以在所述第一介电层上形成多个掺杂的晶体半导体结构；在所述多个掺杂的晶体半导体结构的每一个上形成多个栅极结构；在所述多个掺杂的晶体半导体结构的第一掺杂的晶体半导体结构和所述多个晶体管的第一晶体管之间形成第一导电互连件；以及在所述多个栅极结构的第一栅极结构和所述多个晶体管的第二晶体管之间形成第二导电互连件；其中，所述多个栅极结构的每个栅极结构包括栅电极。

根据本发明的又一些实施例，还提供了一种基于无结型场效应晶体管(JLFET)的非易失性存储器结构，包括：衬底，具有第一介电层和设置在所述第一介电层下方的多个晶体管；多层互连件，位于所述晶体管之上；多个掺杂的晶体半导体层，位于所述第一介电层上；多个栅极结构，位于所述多个掺杂的晶体半导体结构的每一个上；第一导电互连件，电连接在所述多个掺杂的晶体半导体结构的第一掺杂的晶体半导体结构和所述多个晶体管的第一晶体管之间；以及第二互连件，电连接在所述多个栅极结构的第一栅极结构和所述多个晶体管的第二晶体管之间。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的说明和讨论，各种部件的尺寸可以被任意增大或缩小。

图1是根据一些实施例的无结型晶体管结构的等轴视图。

图2是根据本公开的n型硅无结型晶体管的截面图。

图3是根据一些实施例的p型硅无结型晶体管的截面图。

图4A至图4C示出了根据一些实施例的N型无结型晶体管的示例性操作状态。

图5A至图5C是根据一些实施例的形成n型无结型晶体管的各个制造步骤的截面图。