[发明专利]栅极驱动电路

权利要求书

1.一种移位寄存器单元电路，包括：

输入控制模块，被配置为接收并存储输入控制信号；

输出驱动模块，耦合在第一时钟信号输入端和单元电路输出端之间，被配置为在所述输入控制模块的控制下将所述第一时钟信号的有效电平传输到所述单元电路输出端；以及

其中所述输出驱动模块包括第一晶体管，以及第二晶体管或第三晶体管，其中第一晶体管的第一极耦合到所述第一时钟信号输入端，第二极耦合到所述单元电路输出端，控制极耦合到所述输入控制模块输出端，当所述第一时钟信号的有效电平输出结束后下一个有效电平来临之前所述第一晶体管的控制极被耦合到其第二极；

所述第二晶体管耦合在所述第一晶体管和所述单元电路输出端之间，其第一极耦合到所述第一晶体管的第二极，其第二极耦合到所述单元电路输出端，其控制极耦合到所述输入控制模块输出端，当所述第一时钟信号的有效电平输出结束后下一个有效电平来临之前所述第二晶体管的控制极被耦合到其第一极；

所述第三晶体管耦合在所述第一晶体管和所述单元电路输出端之间，其第一极耦合到所述第一晶体管的第二极，其第二极耦合到所述单元电路输出端，其控制极耦合到所述输入控制模块输出端，当所述第一时钟信号的有效电平输出结束后下一个有效电平来临之前所述第三晶体管的控制极被耦合到其第二极。

2.如权利要求1任一所述的移位寄存器单元电路，其中所述输出驱动模块还包括第四晶体管，其第一极耦合到所述输入控制模块输出端，其第二极耦合到所述第一晶体管的第二极或所述单元电路输出端，其控制极耦合到所述第一时钟信号输入端。

3.如权利要求2所述的移位寄存器单元电路，其中所述输入控制模块包括第五晶体管和第一电容，所述第五晶体管的第一极耦合到输入控制信号输入端，其第二极耦合到所述第一电容的第一端并作为所述输入控制模块输出端，所述第五晶体管的控制极耦合到其第一极或耦合到第二时钟信号输入端，所述第一电容的第二端耦合到所述单元电路的输出端。

4.一种栅极驱动电路，包括移位寄存器，所述移位寄存器包括N个级连的单元，N为大于1的正整数，每个级联的移位寄存器单元具有如前述任一权利要求所述的电路结构，其中第N-1级的单元电路输出端耦合到第N级的输入信号控制端，其中第一级移位寄存器单元的输入控制模块被配置为接收预设的输入控制信号。

5.如权利要求4所述的栅极驱动电路，其中移位寄存器单元还包括下拉和维持模块，被配置为当所述第一时钟信号的有效电平输出结束后下一个有效电平来临之前对所述单元电路输出端的电压进行下拉和维持。

6.如权利要求5所述的栅极驱动电路，其中每级移位寄存器单元中的所述下拉和维持模块包括

第六晶体管，其控制极耦合到所述输入控制模块的输出端，其第二极耦合到第一电源电压；

第二电容，其第一端耦合到所述第一时钟信号输入端，其第二端耦合到所述第六晶体管的第一极；

第七晶体管，其第一极耦合到所述输入控制模块的输出端，其第二极耦合到第一电源电压，其控制极耦合到所述第二电容的第二端；

第八晶体管，其第一极耦合到所述单元电路输出端，其第二极耦合到第一电源电压，其控制极耦合到所述第二电容的第二端；以及

第九晶体管，其第一极耦合到所述单元电路输出端，其第二极耦合到第一电源电压，其控制极耦合到第三时钟信号输入端；

其中相邻两级移位寄存器单元的同一时钟信号彼此相差至少一个相位。

7.如权利要求6所述的栅极驱动电路，其中每级移位寄存器单元中的第四晶体管的控制极耦合到所述第二电容的第二端。

8.一种显示设备，包括像素矩阵，与所述像素矩阵耦合的数据驱动电路，以及与所述像素矩阵耦合的如权利要求4-7中任一所述的栅极驱动电路。

9.一种产生显示器栅极驱动信号的方法，包括由显示器的栅极驱动电路中移位寄存器的每个单元执行以下操作，其中每个移位寄存器单元包括输入控制模块、输出驱动模块和下拉维持模块：

输入控制模块接收并存储输入控制信号；

输出驱动模块在所述输入控制模块的控制下将时钟信号的有效电平传输到单元电路输出端，所述输出驱动模块包括耦合在所述时钟信号输入端和所述单元电路输出端之间的两个晶体管，在所述时钟信号有效电平输出结束后在接收到下一个有效电平之前，所述输出驱动模块中的所述两个晶体管分别等效为与所述时钟信号输入端和所述单元电路输出端之间的泄漏电流方向相反和与所述时钟信号输入端和所述单元电路输出端之间的泄漏电流方向相同的、两个阳极耦合在一起的二极管；

下拉维持模块在所述时钟信号有效电平输出结束后在接收到下一个有效电平之前对所述单元电路输出端电压进行下拉和维持。