[发明专利]兆赫互补金属氧化物半导体传感器

说明书

技术领域

本发明是有关于一种用于获取兆赫范围内的多个电磁信号的多个图像的一传感器，更具体地说，其中所述传感器由CMOS(互补金属氧化物半导体)技术实现。

背景技术

多个兆赫信号是指在兆赫范围及次兆赫范围内的信号(例如，多个信号具有一频率大约在100GHz至3THz)位于红外线范围及微波范围之间。一直到最近，所述兆赫范围(包含次兆赫范围)被广泛地忽视。由于很少有来源、应用及检测器用于处理这种信号。近年来，所述兆赫范围已经开始被探索，但是用于检测多个兆赫电磁信号的装置通常使用复杂且昂贵的设备，与用于其它范围的简单、低成本CMOS(互补金属氧化物半导体)集成电路相反。另外，与可在室温下工作的CMOS集成电路相反，某些装置需要冷却才能正常工作。

兆赫波的一个问题是它们穿透许多常用的多种材料(例如CMOS技术中使用的多种材料)，任选地干扰任何接受的信号。另外，通过一兆赫天线接受的一信号的强度并不比一标准CMOS晶体管的内部噪声大得多。

因此，希望设计可以用标准CMOS技术实现的一兆赫传感器，并提供一优质的输出信号。

发明内容

本发明的实施例的一个方面涉及一种用于接收多个兆赫信号(包含多个次兆赫信号)的一成像传感器的一系统及用于形成所述成像传感器的一方法。所述系统包含通过一芯片制造工艺形成的一芯片结构，所述芯片制造工艺在芯片的顶部或芯片的上层中具有一个或多个天线。任选地，所述天线可以是阵列/矩阵形式，例如多个天线的4行×4列或多个天线的3行×2列。每个天线电连接到位于所述天线下方的所述芯片中的CMOS检测器。另外，一金属屏蔽层形成在所述CMOS检测器上方的所述芯片中，并位于所述天线之下。一金属涂层形成在所述芯片下，及/或一层银环氧树脂胶，用于将所述芯片的底部附接到所述芯片底部的一引线框架。任选地，所述屏蔽层及所述涂层保护所述CMOS检测器免受可能影响所述CMOS检测器性能的干扰。

因此，根据本发明的示例性实施例，一种用于接收多个兆赫信号的成像传感器，所述成像传感器包含：

一芯片，由一介电材料制成；

一个或多个天线，用于接收多个兆赫信号，并安置在所述芯片的一顶部或所述芯片内的一上层中；

其中每个所述天线具有一CMOS检测器电耦合到所述天线，并安置在所述天线下方的所述芯片中；

一金属屏蔽层，位在所述天线下方的所述芯片中及所述多个CMOS检测器上方，用以屏蔽所述CMOS检测器免受多个干扰信号干扰；及

一屏蔽层，位在所述芯片下方，并包含一金属涂层及/或一层银环氧树脂胶，用于将所述芯片的底部附接到一引线框架。

在本发明的一个示例性实施例中，多个所述天线被安置成形成一阵列。任选地，所有的多个所述天线为相同的。另外地，多个所述天线中的一些具有不同的多个取向。更另外地，多个所述天线中的一些为不同的。任选地，每一个所述天线包含两翼部，其中一个所述翼部连接到所述CMOS检测器的一闸极，且另一个所述翼部连接到所述CMOS检测器的一源极。在本发明的一个示例性实施例中，每一个所述天线通过一对导通孔连接件电耦合到所述CMOS检测器。任选地，所述多个导通孔连接件位于所述芯片中的一孔中，所述导通孔连接件与所述芯片中的多个所述金属层之间具有一间隙。在本发明的一个示例性实施例中，所述多个导通孔连接件包含：通过在多个金属层之间的传导柱而支撑的所述多个金属层的一堆叠体。任选地，所述金属屏蔽层为多孔洞的，且多个孔洞被填充所述芯片的所述介电材料。在本发明的一个示例性实施例中，所述成像传感器包含一低噪声放大器，位在作为所述芯片的相同集成电路封装中。任选地，所述低噪声放大器被安置在所述芯片下。在本发明的一个示例性实施例中，所述低噪声放大器被颠倒安置在所述芯片下。任选地，所述成像传感器被封装成具有一透镜形状的顶部，以聚集由所述多个天线接收的兆赫信号。

在本发明的又一个示例性实施例中，一种形成用于接收多个兆赫信号的一成像传感器的方法，所述方法包含步骤：

将用于接收所述多个兆赫信号的一个或多个天线安置于一介电材料的芯片的一顶部或安置于所述芯片内的一上层中；

电耦合一CMOS检测器到每个所述天线；其中所述CMOS检测器安置于所述天线下方的所述芯片中；

形成一金属屏蔽层在所述天线下方的所述芯片中及所述多个CMOS检测器上，用于屏蔽所述CMOS检测器免受多个干扰信号干扰；以及