[发明专利]静电放电保护装置、电路及其制作方法

说明书

本发明公开了一种用于静电放电(ESD)保护装置、电路及其制作方法。其中，静电放电保护装置包括：第一掺杂剂类型的基础阱，位于基底上；第一掺杂剂类型的第一阱，位于基础阱中；第二掺杂剂类型的第二阱，位于基础阱中；第一掺杂剂类型的第一高掺杂区及第二掺杂剂类型的第二高掺杂区，位于第一阱中；第二掺杂剂类型的第三高掺杂区，位于第二阱中；以及第一掺杂剂类型的第四高掺杂区，位于第三高掺杂区中。第一高掺杂区与第二高掺杂区耦合至第一电压端子，且第三高掺杂区及第四高掺杂区耦合至第二电压端子。

技术领域

本发明属于静电防护领域，涉及一种静电放电保护装置、电路及其制作方法。

背景技术

静电放电(Electrostatic Discharge，ESD)是因静电荷的积聚而在两个物体之间流动的快速放电。静电放电事件中的快速放电可能产生相对大的电流，此可能会损坏或破坏半导体装置。为了减少因静电放电事件引起的故障，可使用静电放电保护电路来提供电流放电路径。当发生静电放电事件时，放电电流经由电流放电路径进行传导，而不会经过所要保护的内部电路或装置。

发明内容

本公开阐述用于提供静电放电(ESD)保护的电路及装置以及制作此种电路及装置的方法。

本公开的一个实施例描绘一种静电放电(ESD)保护装置，该静电放电保护装置包括：第一掺杂剂类型的基础阱，设置于基底上；该第一掺杂剂类型的第一阱，设置于该基础阱中；第二掺杂剂类型的第二阱，设置于该基础阱中；该第一掺杂剂类型的第一高掺杂区及该第二掺杂剂类型的第二高掺杂区，设置于该第一阱中；该第二掺杂剂类型的第三高掺杂区，设置于该第二阱中；以及该第一掺杂剂类型的第四高掺杂区，设置于该第三高掺杂区中。该第一高掺杂区与该第二高掺杂区耦合至第一电压端子，且该第三高掺杂区及该第四高掺杂区耦合至不同的第二电压端子。

在本公开的一些实施方案中，该第一高掺杂区、该第二高掺杂区及该第三高掺杂区可构成第一晶体管，且该第一高掺杂区、该第三高掺杂区及该第四高掺杂区可构成第二晶体管，且该第一晶体管与该第二晶体管可操作地并联于该第一电压端子与该第二电压端子之间。

在某些实施方案中，该静电放电保护装置包括该第一掺杂剂类型的多个第四高掺杂区，该多个第四高掺杂区设置并分布于该第三高掺杂区中，且该第四高掺杂区中的每一者通过该第三高掺杂区的相应部分而彼此间隔开。该该第三高掺杂区的该该相应部分中的每一者可与该该第一高掺杂区及该该第二高掺杂区一起构成相应的第一晶体管，该该第四高掺杂区中的每一者可与该该第一高掺杂区及该该第三高掺杂区一起构成相应的第二晶体管，且该该第一晶体管中的每一者与该该第二晶体管中的一者可操作地并联于该该第一电压端子与该该第二电压端子之间。

在某些情形中，沿与由该该第三高掺杂区界定的区域的边缘垂直的方向，该该第一掺杂剂类型占据具有第一长度的区，且该该第二掺杂剂类型占据具有第二长度的区，且该该第一长度对该该第二长度的比率可大于1。在特定情形中，该该第一掺杂剂类型的该该多个第四掺杂区的数目为5，且该该比率为约1.6～1.9。

在某些实施方案中，该该静电放电保护装置包括设置于该该第一阱中的该该第一掺杂剂类型的低掺杂区，该该第一高掺杂区及该该第二高掺杂区位于该该低掺杂区中，且该该低掺杂区所具有的该该第一掺杂剂类型的浓度低于该该第一阱，且该该第一高掺杂区所具有的该该第一掺杂剂类型的浓度高于该该第一阱。

在本公开的某些实施方案中，该该静电放电保护装置还包括耦合至该该第一电压端子的导电层，且该该第一高掺杂区、该该第二高掺杂区、该该第三高掺杂区及该该导电层可构成以该该导电层作为栅极的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管。该该第一掺杂剂类型可为N型，且该该第二掺杂剂类型可为P型。该该基底可包括该该第二掺杂剂类型的基底或该该第二掺杂剂类型的外延层。