[发明专利]静电放电保护元件

说明书

本发明公开一种静电放电保护元件，其包括：基底、磊晶层、第一内部掺杂区、第二内部掺杂区、第一顶部掺杂区、第二顶部掺杂区以及导电层。基底上具有一第一元件区以及一第二元件区，磊晶层设于基底上，第一内部掺杂区与第二内部掺杂区分别设于第一元件区与第二元件区内且接近基底与磊晶层的接面，第一顶部掺杂区与第二顶部掺杂区分别设于第一元件区与第二元件区内且分别从磊晶层的表面外露，导电层电性连接第一顶部掺杂区与第二顶部掺杂区。据此，本发明能有效降低箝制电压。

技术领域

本发明涉及一种半导体元件，特别是涉及一种静电放电保护元件。

背景技术

静电对电子产品的伤害一直是不易解决的问题，正常操作的电子产品一旦受到静电放电(Electrostatic Discharge,ESD)作用时，常会出现一些不稳定的现象，如功能突然失常情形等，轻者须重开机才能排除，严重者将直接造成产品损坏。为确保电子产品正常运行，常会在电子产品中增加保护元件以使其具有静电防制能力，当静电超过某一设定的安全值时，保护元件便立即做动以将过电压及过电流安全释放到接地。

现有的保护元件主要分为平台式(Mesa)、平面式(Planar)与沟槽式(Trench)结构，其中Mesa结构属于立体结构，故不利于黄光工艺中的对位曝光从而影响工艺的稳定性，无法满足小尺寸元件对于线宽与光致抗蚀剂(PR)包覆能力的要求。Planar结构虽然可解决立体障碍所产生的问题，且黄光显影后的线宽也可符合元件高精准度的设计要求，但由于Planar结构只能用于横向式的设计，所以必须在元件表面多设计一个接地(Gnd)区域，Planar结构的面积也因此比Mesa结构要来的大；此外，与Mesa结构相比，Planar结构的防静电能力较弱。

Trench结构主要是通过从表面挖出沟槽并填入绝缘层的方式来维持芯片表面的平坦性，如此可提升黄光工艺的能力，且由于Trench结构与Mesa结构同样为垂直导通元件，所以防静电能力大大优于Planar结构，也不需要在元件表面多设计一个Gnd区域从而可有效缩减整体元件的尺寸。然而，Trench结构存在易产生高箝制电压(Vc)的重大缺点，此可能会影响IC元件的运行。

发明内容

本发明所要解决的技术问题在于，针对现有技术的不足提供一种静电放电保护元件，其能保护IC元件不受ESD脉冲破坏，并确保其能在高频正常工作，以符合高频传输的需要。

为了解决上述的技术问题，本发明所采用的其中一技术方案是：一种静电放电保护元件，其包括一基底、一磊晶层、一第一内部掺杂区、一第二内部掺杂区、一第一顶部掺杂区、一第二顶部掺杂区以及一导电层。该基底具有一第一导电型，且该基底上具有一第一元件区、一第二元件区以及一设于该第一元件区与该第二元件区之间的隔离区；该磊晶层设于该基底上，且具有一不同于该第一导电型的第二导电型；该第一内部掺杂区与该第二内部掺杂区分别设于该第一元件区与该第二元件区内，且接近该基底与该磊晶层的接面，其中该第一内部掺杂区具有该第二导电型，且该第二内部掺杂区具有该第一导电型；该第一顶部掺杂区与该第二顶部掺杂区分别设于该第一元件区与该第二元件区内，且分别从该磊晶层的表面外露，其中该第一顶部掺杂区具有该第一导电型，且该第二顶部掺杂区具有该第二导电型；该导电层电性连接该第一顶部掺杂区与该第二顶部掺杂区。

进一步地，该静电放电保护元件还包括一设于该基底与该磊晶层之间的缓冲层，该缓冲层具有该第二导电型，且该第一内部掺杂区与该第二内部掺杂区进一步向下延伸至该缓冲层中。

进一步地，该第一内部掺杂区与该第二内部掺杂区进一步水平延伸至该隔离区内。

进一步地，该静电放电保护元件还包括多个绝缘沟槽，至少一该绝缘沟槽设于该隔离区内，且从该磊晶层的表面向下延伸穿过该第一内部掺杂区与该第二内部掺杂区并延伸至该基底中，另一该绝缘沟槽设于该第一元件区内，且从该磊晶层的表面向下延伸穿过该第一内部掺杂区并延伸至该基底中，再一该绝缘沟槽设于该第二元件区内，且从该磊晶层的表面向下延伸穿过该第二内部掺杂区并延伸至该基底中。