[发明专利]半导体装置的制作方法

说明书

本发明实施例提供材料组分与其应用方法，包括提供底漆材料，其包括：表面作用力增进组分以及可交联组分。在底漆材料上进行交联处理。可交联组分自我交联以形成交联的底漆材料。在交联的底漆材料上进行至少一处理工艺时，交联的底漆材料可保护下方层。

技术领域

本发明实施例关于制作半导体的方法，更特别关于用于制备基板的目标表面以进行后续处理的材料组分。

背景技术

电子产业对较小与较快的电子装置的需求增加，且电子装置同时提供大量的复杂功能。综上所述，半导体产业的持续趋势为制作低成本、高效能、与低能耗的集成电路。通过缩小半导体的集成电路尺寸(如最小结构尺寸)可达这些远程目标，进而改良产能与降低相关成本。然而缩小尺寸也会增加集成电路制作工艺的复杂性。为了实现半导体集成电路与装置单元的持续进展，需要在半导体制作工艺与技术上具有类似进展。

举例来说，在图案尺寸缩小时，即将进行处理的表面条件会影响装置的品质与可信度。此外，对表面进行后续处理如蚀刻、清洁、沉积层状物于其上时，应依需求维持表面特性以适于后续处理。在一例中，许多加工步骤关于形成薄膜材料于基板或晶片上及处理薄膜。在形成上述材料时，表面上的缺陷、不规则、与污染可能破坏处理，且可能大幅地影响产率与装置效能。现有技术仍未完全适用于所有方面。

发明内容

本发明一实施例提供的半导体装置的制作方法，包括：提供基板；沉积底漆材料于基板上，其中底漆材料包括：表面作用力增进组分；以及可交联组分；对底漆材料进行交联工艺，其中可交联组分自我交联以形成交联的底漆材料；以及在含有交联的底漆材料于其上的基板上，进行至少一半导体装置的加工。

附图说明

图1系本发明一或多个实施例中，制作半导体装置的方法的流程图，其包含施加底漆材料。

图2A、3A、4A、6A、与7A系图1的方法的例示性实施例的多种中间步骤中，半导体结构的剖视图。

图2B、3B、4B、6B、与7B系图1的方法的例示性实施例的多种中间步骤中，半导体结构的剖视图。

图5系一些实施例中，在交联步骤之前与之后的材料组分。

图8系一些实施例中，在交联步骤与分解步骤之后的材料组分。

图9系本发明一或多个实施例中，底漆材料的可交联组分。

其中，附图标记说明如下：

100 方法

106、108、110 步骤

200、200’ 装置

202 基板

202A、208A 目标表面

204 间隙

206 图案化结构

208 层状物

302、402 底漆材料

404、404’ 交联制程

502 表面作用力增进组分

504、504A 可交联组分

504’、504A’ 交联的组分

504”、504A” 解交联的组分

506 键结

602 层状物

604 曝光制程

802、802’ 分解制程

804 底漆材料