[发明专利]堆叠型芯片封装结构

说明书

技术领域

本发明涉及一种芯片封装结构及其制造方法，尤其涉及一种堆叠型(stacked type)芯片封装结构及其制造方法。

背景技术

近年来，符合市场需求的电子设备以及制造技术的提升正在蓬勃地发展。考量到电脑(computer)，通信(communication)以及消费(consumer)等3C电子产品的便携性以及其不断成长的需求，传统的单芯片封装结构已逐渐不符合市场的需求。也就是说，在产品设计之时，必须考虑到轻、薄、短、小、紧密度、高密度以及低成本的趋势。因此，有鉴于对轻、薄、短、小以及紧密度的需求，以不同的方式堆叠具有各种功能的积体电路(integrated circuits；IC)，以减少封装产品的尺寸以及厚度，已成为封装市场的主流策略。目前，具有封装层叠(package on package；POP)结构或封装内置封装(package in package；PIP)结构的封装产品乃是为了此趋势而研究开发。

一般而言，封装中的通孔(via hole)通常通过激光光束形成。在这种情况下，激光光束通过绝缘层，并且由铝或类似物所制成的芯片接垫可以于激光的照射下而被分开。如此一来，会对具有半导体芯片的元件造成破坏性的损坏。此外，随着电子设备的功能日益复杂及提升，封装层叠(PoP)结构以及封装内置封装(PiP)结构中所需堆叠的芯片数量也日益增加。因此，当务之急，必须控制封装件以及电接点的厚度，以便于封装制程中减小芯片封装结构的厚度。

发明内容

本发明提供一种堆叠型芯片封装结构，其具有良好的可靠性、较低的生产成本以及较薄的整体厚度。

本发明提供一种制造堆叠型芯片封装结构的制造方法，用于制造上述堆叠型芯片封装结构。

本发明提供一种堆叠型芯片封装结构的制造方法，所述方法包括以下步骤。配置至少一个第一芯片于载板上，其中第一芯片包括第一主动面以及位于第一主动面上的多个第一接垫，且第一端子位于第一接垫上。形成第一重布线路层以电性连接至第一芯片。形成第一密封体以密封第一芯片，并暴露出各个第一端子的顶面。配置至少一个第二芯片于第一密封体上，其中第二芯片包括第二主动面以及位于第二主动面上的多个第二接垫，且第二端子位于第二接垫上。形成第二重布线路层以电性连接至第二芯片。形成多个贯通柱，其中贯通柱电性连接至第一重布线路层以及第二重布线路层。

在本发明的一实施例中，配置至少一第一芯片于载板上的步骤以及形成第一密封体以密封第一芯片的步骤先于形成第一重布线路层的步骤，且形成第一重布线路层的步骤先于形成多个贯通柱的步骤。

在本发明的一实施例中，形成第一重布线路层的步骤先于配置至少一第一芯片于载板上的步骤以及形成多个贯通柱的步骤，且配置至少一第一芯片于载板上的步骤以及形成多个贯通柱的步骤先于形成第一密封体以密封第一芯片的步骤。

在本发明的一实施例中，配置至少一第一芯片以使第一主动面面向载板，且位于至少一第一芯片的第一主动面上的多个第一接垫通过多个第一端子电性连接至第一重布线路层。

在本发明的一实施例中，配置至少一第二芯片以使位于至少一第二芯片的第二主动面上的多个第二接垫通过多个第二端子电性连接至第二重布线路层。

在本发明的一实施例中，配置至少一第二芯片以使位于至少一第二芯片的第二主动面上的多个第二接垫通过多个第二端子电性连接至第一重布线路层。

在本发明的一实施例中，配置至少一第一芯片以使第一主动面面离载板，且位于至少一第一芯片的第一主动面上的多个第一接垫通过多个第一端子电性连接至第二重布线路层。

本发明更提供一种堆叠型芯片封装结构，其包括第一芯片、多个第一端子、第一重布线路层、第一密封体、第二芯片、多个第二端子、第二重布线路层以及多个贯通柱。各个第一芯片包括第一主动面以及位于第一主动面上的多个第一接垫。第一端子位于第一接垫上。第一重布线路层电性连接至第一芯片。第一密封体密封第一芯片，并暴露出第一端子的顶面。第二芯片配置于第一密封体上，其中第二芯片包括第二主动面以及位于第二主动面上的多个第二接垫。第二端子位于第二接垫上。第二重布线路层电性连接至第二芯片。贯通柱电性连接至第一重布线路层以及第二重布线路层。

在本发明的一实施例中，堆叠型芯片封装结构还包括第一底胶，位于第一芯片以及第一重布线路层之间，其中第一密封体密封第一芯片以及第一底胶。

在本发明的一实施例中，堆叠型芯片封装结构还包括第二底胶，位于第二芯片以及第二重布线路层之间，其中第二密封体密封第二芯片以及第二底胶。