[发明专利]具互连结构的半导体装置与其制作方法

说明书

一种具互连结构的半导体装置的制作方法。光微影上覆误差为导致低晶圆产量的图案化缺陷的一来源。本文揭露一种使用具有自对准互连件的图案化光微影/蚀刻制程的互连件形成制程。此互连形成制程尤其改良光微影上覆(OVL)边际，因为对准是在较宽图案上完成。此外，此图案化光微影/蚀刻制程支持多金属间隙填充及具有空穴的低介电常数介电质形成。

技术领域

本揭露是关于一种具互连结构的半导体装置与其制作方法。

背景技术

光微影对准不良可导致后段制程(Back End Of the Line；BEOL)金属化中的图案化缺陷。后段制程中的这些图案化缺陷可包括接线及垂直互连通路(通孔)不连续性，其可不利地影响产品可靠性及晶圆产量。

发明内容

在一些实施例中，半导体装置的制作方法包括提供基板、在基板上方形成的介电质堆叠。在介电质堆叠上形成第一金属层及第二金属层。第一金属层的材料及第二金属层的材料彼此不同。第一金属层的第一上表面与第二金属层的第二上表面实质上共平面。第一金属氧化物层在第一金属层上形成且第二金属氧化物层在第二金属层上形成。包括空穴的第一介电层在第一与第二金属层之间且在第一及第二金属氧化物层上方形成。第二介电层在第一介电层上方形成。

在一些实施例中，半导体装置的制作方法包括提供基板；在基板上方形成介电质堆叠；以及形成第一互连层及第二互连层。形成第一互连层及第二互连层包含：在介电质堆叠上方形成第一图案结构及第二图案结构，其中第一图案结构及第二图案结构个别包含第一间隔物、第二间隔物及在第一间隔物与第二间隔物之间的中心部分；在第一图案结构与第二图案结构之间沉积第一导电材料以及金属氧化物层以形成第一互连层，其中金属氧化物层的底表面高于第一图案结构的第一上表面且高于第二图案结构的第二上表面；在第二图案结构中，移除在第一间隔物与第二间隔物之间的中心部分；以及在第二图案结构的第一间隔物与第二间隔物之间沉积第二导电材料，以形成第二互连层。

在一些实施例中，半导体装置的制作方法包括提供基板；在基板上方形成至少一个具有接触金属层的晶体管；在接触金属层上形成互连层；形成第一图案结构与第二图案结构在互连层上；在第一图案结构与第二图案结构之间形成第一导电层；遮罩第二图案结构；在第一图案结构中形成通孔，且第二图案结构仍被遮罩；以及在第一图案结构的通孔中形成第二导电层。

在一些实施例中，半导体装置包含基板、设置在基板上方的介电质堆叠、设置在介电质堆叠上方的第一介电层、设置在第一介电层上方的第二介电层、嵌入在第一介电层中的第一导电结构，以及嵌入在第一介电层中的第二导电结构。第一导电结构形成具有第一导电材料的第一互连层及穿透介电质堆叠的第一部分。第二导电结构形成具有第二导电材料的第二互连层及穿透介电质堆叠的第二部分。第一介电层包含在第一与第二导电结构之间形成的空穴。

附图说明

当结合随附附图阅读时，自以下详细描述将最佳地理解本揭露的态样。应注意，根据工业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。

图1至图11为本揭露的具互连结构的半导体装置的制作方法根据一些实施例在不同制作阶段的示例性横截面图；

图12为根据本揭露的具互连结构的半导体装置的制作方法根据一些实施例的流程图。

具体实施方式

以下揭露内容提供许多不同实施例或实例，以便实施所提供标的物的不同特征。下文描述组件及排列的特定实例以简化本揭露。当然，此等实例仅为实例且并不意欲为限制性。举例而言，以下描述中在第二特征上方形成第一特征可包括以直接接触形成第一及第二特征的实施例，且亦可包括可在第一与第二特征之间形成额外特征以使得第一与第二特征不直接接触的实施例。另外，本揭露可在各实例中重复元件符号及/或字母。此重复本身并不指示所论述的各实施例及/或配置之间的关系。